



TITLE:

高性能画像処理LSIに関する研究(Dissertation_全文)

AUTHOR(S):

福島, 忠

CITATION:

福島, 忠. 高性能画像処理LSIに関する研究. 京都大学, 1986, 工学博士

ISSUE DATE:

1986-09-24

URL:

<https://doi.org/10.14989/doctor.r6026>

RIGHT:

高性能画像処理 L S I に関する研究

昭和 61 年 3 月

福 島 忠

高性能画像処理 L S I に関する研究

昭和 61 年 3 月

福 島 忠

DOC
1986
12
電気系

目次

まえがき	3
第1章 序論	4
1.1 まえがき	4
1.2 画像処理の流れとLSI化の目的	6
1.3 画像処理用LSIの動向と特徴	8
1.3.1 完全並列型	8
1.3.2 局所並列型	11
1.4 高性能画像処理LSIの研究における基本方針	14
1.5 まとめ	15
1.6 第1章の参考文献	16
第2章 画像処理用LSI-ISPの基本アーキテクチャ	17
2.1 まえがき	17
2.2 基本構想	19
2.3 PEへのデータ供給方式	24
2.4 高速化と小型化	32
2.4.1 カーネル拡張方式	32
2.4.2 画像走査方式	33
2.4.3 高速化向け構成と小型化向け構成	34
2.5 LSI間パイプライン処理	37
2.6 ISPの基本アーキテクチャ	40
2.7 まとめ	43
2.8 第2章の参考文献	44
第3章 画像処理用LSI-ISPの多機能化	45
3.1 まえがき	45
3.2 多機能化の考察	46
3.2.1 多機能化へのアプローチ	46
3.2.2 構造的観点からの検討	47
3.2.3 機能的観点からの検討	53
3.3 多機能性を実現するアーキテクチャ	55
3.3.1 演算データの制御構成	55
3.3.2 演算回路の構成とその機能	58
3.4 ISPの処理機能	60
3.4.1 2値画像処理機能	60
3.4.2 濃淡画像処理機能	60
3.4.3 色彩画像処理機能	64
3.5 まとめ	65
3.6 第3章の参考文献	67

第4章	マルチマスクオペレーションへの対応	69
4.1	まえがき	69
4.2	マルチマスクオペレーションの処理方針	70
4.3	アーキテクチャへの考察	74
4.3.1	アーキテクチャ上の課題	74
4.3.2	データ供給の関する検討	74
4.3.3	比較演算の関する検討	77
4.4	I S Pのタイミング制御	80
4.5	まとめ	85
4.6	第4章の参考文献	86
第5章	画像処理システムの構築と性能評価	87
5.1	まえがき	87
5.2	画像処理システムの構築	88
5.2.1	P E増設方式によるシステムの構築	88
5.2.2	P E節約方式によるシステムの構築	93
5.2.3	1次微分オペレータを実行するシステムの構築	97
5.2.4	マルチマスクオペレーションを実行するシステムの構築 ...	100
5.3	画像処理システムの性能評価	104
5.4	I S Pの応用例	106
5.5	まとめ	110
5.6	第5章の参考文献	111
第6章	結論	113
謝辞	115

まえがき

画像処理・パターン認識の基礎的な研究は、1960年前後に大型計算機を用いて始められた。1970年代になると、大型計算機より性能価格比の良いミニコンピュータが出現し、これを活用して急速に画像処理の実用化が進められた。しかし、システム全体としては高価格であったため、リモートセンシングや医療機器など、一部の応用に限られていた。

そこで、画像処理の適用を広めるために、マイクロコンピュータを用いたシステムが開発されるようになるが、絶対的な処理性能が低いため、汎用的な画像処理システムの構築は非常に困難であった。このため、高性能な画像処理専用LSI (Large Scale Integration) の開発が強く要望されるようになる。

本論文は、濃淡画像を扱える高性能な画像処理専用LSIの設計・開発上の問題点を検討し、その解決策としてのLSI、ISP (Image Signal Processor) のアーキテクチャと、ISPを用いたシステムの構築法を示したものである。

第1章では、画像処理の手順とLSI化の目的を述べ、完全並列型と局所並列型の二つに分類して、画像処理LSIの動向およびその特徴を論じ、本研究の基本方針について述べる。

第2章では、局所並列型の画像処理LSIを開発する際の問題点を検討し、高速化と小型化の二つの観点から、カーネル拡張方式・画像走査方式・LSIの内部構成について論じ、ISPの基本アーキテクチャを明らかにする。

第3章では、第2章で明らかにした基本アーキテクチャの上で、2値・濃淡・色彩画像に対する種々の演算を実現するため、構造的な観点と機能的な観点とからアーキテクチャを検討し、演算データの制御と演算回路の構成および機能についての検討結果を述べる。

第4章では、基本アーキテクチャ上で、複数のマスクデータを用いるマルチマスクオペレーションを実行する場合の問題点を論じ、データ供給と比較演算に対するアーキテクチャの検討結果について述べる。

第5章では、高性能画像処理LSI、ISPを用いた画像処理システムの構築方法、およびそのシステムの性能の評価結果を論じ、さらにISPを活用して構築した実際のシステムについて述べる。

第6章では、本論文の結論を要約して示す。

第 1 章 序 論

1. 1 ま え が き

電子計算機の発展にともなって、ディジタル画像処理が広い分野に適用されるようになってきた。それは、光学系のアナログ画像処理に対して、電子計算機を用いたディジタル画像処理が、処理の柔軟性・演算精度・制御の容易さ・再現性などに優れていることに加えて、演算道具としての電子計算機が安価になってきたことが、大きな要因である。このことは、メインフレームに対して、性能価格比の数段優れたミニコンピュータの出現が、画像処理アルゴリズムの研究や、画像処理技術の実用化を促したことに、顕著に現れている。最近のマイクロコンピュータの普及拡大は、この傾向を一層強めているといえる。

画像処理技術の実用化は、ミニコンピュータを用いて、リモートセンシングと医療エレクトロニクス分野で始められた。これは、ミニコンピュータによる性能価格比の向上に負うところが大きい。それでもなおコンピュータ本体が高価であったため、当初その応用分野は、ほとんど上記の二つの分野に限られていた。この二つの分野の次に、画像処理技術の応用分野としてクローズアップしてくるのが、装置産業として名高い半導体産業であったことも、画像処理技術が高価であったことを示している。それ故に、マイクロコンピュータの普及は、画像処理技術の産業応用に大きな衝撃を与えつつあると言える。

マイクロコンピュータを活用すると、ミニコンピュータを用いた画像処理システムより、さらに数倍、性能価格比の優れたシステムを構築できるようになった。このため、画像処理技術の応用分野も、一般産業へ急速に広まりつつある。それらは、鉄鋼、繊維、印刷、自動車など、多種の製造業に及んでいる。しかし、これらの分野への応用技術は、ディジタル画像の最小構成要素である画素(pixel)のおおのほに、1ビットの情報を持たせた2値画像の処理が主である。これは、マイクロコンピュータの低い処理能力に、その主な要因がある。

2値画像は、1画素1ビットのため、 256×256 画素から成る画像でも、64キロビットと情報量は少なく、処理も簡単で取り扱いが容易である。このため、マイクロコンピュータを用いて、高速に処理できる画像処理システムを、小型にかつ安価に構築できる。しかし、テレビカメラなどの入力機器から採取される映像は、もともと中間調を有する1画素多ビットの濃淡画像であるため、1画素1ビットに圧縮してから、後の処理を行なうことになる。そのため応用分野は、計測や形状認識といった比較的処理の簡単な分野に限られている。

一方、濃淡画像は、1画素に複数ビット(通常、モノクロ画像で6~8ビット)の情報を持つため、種々の演算によりさまざまな処理が可能である。その反面、2値画像に比べ扱う情報量が多いため、必要なハードウェアや処理時間は多大になる。このため、マイクロコンピュータを用いて濃淡画像処理を実行する場合、ごく一部の画像演算を除いて、実際の応用に適する処理速度を達成することは困難である。

そこで、画像処理専用のプロセッサを開発して、処理の高速化を図ることになる。しかし、濃淡画像の情報量が多いため、専用プロセッサのハードウェア規模そのものが大きくなり、多種の濃淡画像処理機能を、小型でかつ安価に実現することは困難である。このた

め、ほとんどの専用プロセッサは、特定分野向けのものとなっている。このことは、画像処理技術を新たな分野へ応用しようとする時、新しい専用プロセッサを開発しなければならず、画像処理技術の普及拡大の大きな障害となっている。

つまり、今後、画像処理技術を一般産業へより広く普及させるためには、2値画像のみならず、より高度な処理が可能な濃淡画像の種々の機能を実行し得る「汎用プロセッサ」を開発する必要がある。そのためには、濃淡画像を高速に処理できる「画像処理用LSI」が不可欠である。なぜなら、高性能な画像処理用LSIとマイクロコンピュータを併用することにより、初めて種々の画像演算を高速に実行できる汎用画像処理システムを、小型でかつ安価に構築できるからである。

本章では、上記の観点から、画像処理用LSIの開発目的と、その動向と特徴について考察し、本研究の基本方針について論ずる。

1. 2 画像処理の流れとLSI化の目的

画像処理技術は、要素技術として高い汎用性を備えている。処理の対象となるものは、写真・文書・図形・風景など、ありとあらゆる2次元情報におよぶ。このため、技術コストの低下に伴って、さまざまな分野へ応用されつつある。

一般に、2次元のデジタル情報を扱うデジタル画像処理は、二つの大きな技術内容を包含している。一つは、画質の劣化を復元したり、幾何学的な歪みを補正したりする画像変換（狭義の画像処理と呼ばれることがある）であり、もう一つは、画像の構造を解析したり、特徴を抽出したりする画像認識（image recognition）・画像理解（image understanding）である。この二つを包含する画像処理の基本的な流れは、図1.1のように示すことができる。




図1.1 画像処理の基本的な流れ

もちろん、画像に対する処理の目的は千差万別であり、図1.1の流れに沿ってすべての画像が処理できるわけではない。実際には、フィードバックを含む認識アプローチ

〔1〕なども提案されている。しかし、画像処理技術を一般産業へ応用する観点から考えると、まず図1.1の処理の流れに沿った認識手法を考察するのが最善と思われる。なぜなら、これまで研究されてきた多くのアルゴリズムを活用できる上、汎用的な手法を得やすいからである。

図1.1の画像処理の流れは、製品の外観検査を例にとると、次のように表現できる。まず観測ステージで、ラインスキャナやテレビカメラなどを用いて、対象物を含む2次元情報を採取する。採取された情報は通常アナログ量であるため、標本化ステージで、アナログ／デジタル変換回路（A/D converter）を用いてデジタル化される。デジタル化された情報は、雑音除去・エッジ強調・2値化・細線化などといった画像変換処理（前処理とも呼ばれる）の後、幾何学的特徴計測・色彩パラメータ計測・領域分割といった特徴抽出処理を受ける。そして識別ステージで、抽出された特徴情報から製品の良否を判定することになる（特徴抽出および識別ステージは、一般にパターン認識と呼ばれている）。つまり、「観測」された膨大な2次元情報は、最終的には良否というわずか1ビットの情報に圧縮されることになる。より現実的には、留保・追加検査といった場合を含めて、せいぜい2～3ビットの情報におとされることになる。このことをうまく表現したものに図1.2がある〔2〕。

図1.2における「低レベル処理」（low-level processing）とは、特徴や記号表現を得る以前の画像の処理であり、図1.1における画像変換と特徴抽出処理に相当する。また、「高レベル処理」（high-level processing）とは、識別処理に他ならない。図1.2からも分かるように、いかなる高レベル処理の枠組を用いる場合にも、低レベル処理は不

可欠であり、重要な情報だけを抽出して冗長な情報を棄てる必要がある。低レベル処理の性能が、画像認識システム全体の性能を左右するといっても過言ではない。しかるに、膨大な量のデータをいかに高速処理するかということが重要な問題となる。その一つの解が並列処理である。

並列処理においては、同一の演算を並行して処理する方式SIMD(Single Instruction Multiple Data stream)と、異なった演算を並行して実行する方式MIMD(Multiple Instruction Multiple Data stream)があるが、画像処理は前者が一般的である。図1.1において、観測された画像情報は標本化ステージで、画素(pixel)と呼ばれる最小単位の情報の集合体に変換される。この段階では個々の画素情報は、それ単体としてよりもむしろ周囲の画素情報との間に、より多くの情報を持っている。そのため、低レベル処理においては、すべての画素データに一樣な演算を施すことが多い。これが、SIMD型の並列処理に適しているのである。

大規模な並列処理の基本概念は、Unger[3]によって提案されているが、膨大なハードウェアを必要とするものである。多大のハードウェアは、システムコストを増加させるだけでなく、システムの信頼性を著しく低下させる。低レベル処理のLSI化は、この二つの欠点を解決するものである。換言すると、LSI化により、大規模な並列処理を実行できる画像処理システムを、小型で信頼性よく構築することが可能になるのである。





図1.2 画像認識・理解の階層性

1. 3 画像処理LSIの動向と特徴


画像を高速に処理する画像処理専用LSIの出現への期待は、半導体技術の進歩に伴い、LSIの集積度が飛躍的に向上し始めた1970年代後半頃から急速に高まった。最初の画像処理専用LSIが、1980年に英国ロンドン大学で開発されて、その後いくつかの試みがなされている。その流れは、大きく二つに分類される。一つは完全並列型 (Fully Parallel Processor) と呼ばれるものであり、もう一つは局所並列型 (Partially Parallel Processor) と呼ばれるものである。本節では、上記の二つのタイプについて、それぞれのアーキテクチャ上の特徴、および問題点について考察する。

1. 3. 1 完全並列型

完全並列型と呼ばれるタイプは、全画像のそれぞれの画素に、基本演算モジュールであるPE (Processor Element) を一つずつ用意して、全画素を並列に演算するものである。図1. 3に示すように、PEは画素と同じ2次元構造に配列されている[4]。この方式の基本原理は、古くはUngerによって提案され[3]、これまでに、CLIP (Cellular Logic Image Processor)-4 [5]、DAP (Distributed Array Processor) [6]、MPP (Massively Parallel Processor) [7]、APP (Adaptive Array Processor) [8] などが開発されている。いずれも、基本的には図1. 3のような共通のアーキテクチャを持つ。このタイプのPEは、ビットシリアル型論理演算プロセッサと、ビット単位のアクセスが可能なローカルデータメモリから構成されており、データメモリの深さに相当する枚数の2値画像を蓄えることができる。濃淡画像はビットプレーンとして扱う。表1. 1に、これら完全並列型プロセッサの仕様を示す。



(a) 典型的なアーキテクチャ



(b) 基本演算モジュールの構成

図1. 3 完全並列型プロセッサの概念

表 1. 1 代表的な完全並列型プロセッサ

プロセッサ	PE 数	PE 間の接続	ローカルデータ メモリ量	命令サイクル	PE 数/チップ	使用チップ数
CLIP-4	96×96	8 近傍	32 ビット	10 μs	8	144
DAP	64×64	4 近傍	4 K ビット*	200 ns	16	256
MPP	128×128	4 近傍	1 K ビット	100 ns	8	2112**
AAP	256×256	8 近傍	96 ビット	90 ns	64	1024

* ローカルデータメモリは別チップ。

** PE に 128×4 個の冗長度がある。

完全並列型プロセッサの長所は、超高速処理とLSI開発の容易さである。このタイプのプロセッサは、画像を構成するすべての画素を同時に演算できるため、超高速処理が実現できる。命令サイクルが $10\mu s$ と比較的処理速度の遅いCLIP-4においても、テレビカメラから入力される画像を、実時間で細線化が実行できる。また、2次元に配列されるPEは、すべて同一のアーキテクチャであるため、回路の規則性が非常に高くなり、論理規模にかかわらず設計に要するマンパワーはほぼ一定で、LSI開発の上からは理想的といえる。

一方、本タイプのプロセッサの最大の問題点は、プロセッサアレイと外界との間のデータ入出力である。画像を構成する画素のおおのほに、1個のPEを用意する本方式では、扱う画像のサイズに比例して用意すべきPE数も増える。1チップに搭載できるPE数には、集積度の点から限度があり、さらに製造コストを適当な範囲に抑える上から、システムに使用できるチップ数にも限度がある。このため、一度に処理できる画像のサイズは自ずと制限される。現在稼働しているシステムでは、MPPが最も大きな画像を完全並列処理でき、そのサイズは 128×128 画素である。一方、処理対象としての画像のサイズに一般的なものはなく、大きいものでは衛星画像の $15,000 \times 15,000$ 画素サイズのようなものである[9]。このような大きな画像を扱う場合は、全体の画像をプロセッサアレイが扱えるサイズに分割して処理することになる。プロセッサアレイと外界とのデータ入出力が、この分割処理のオーバーヘッドを左右し、システムの処理性能を決定することになる。また、画面の分割処理は、部分画像間の境界問題をも生み出すことになる。

表1. 1に示した完全並列型プロセッサでは、それぞれ異なった画像データの入出力方式を採用している。CLIP-4では扱う画像のサイズを 96×96 に固定し、同じサイズのバッファメモリを設けることによって、ディジタル化されたテレビカメラの映像を、常にプロセッサアレイに供給し、またその処理結果を常にモニタ上に表示できる構成を実現している。MPPでは、ステージングメモリと呼ばれる大型の画像メモリをバッファとして用いることにより、アレイサイズを超える大きな画像を扱えるようにしている。DAPは、ホストコンピュータ(ICL2900)の主記憶の一部を、アクティブストアとしてDAPと共有するという方法を採用している[4]。

また、一般産業への応用という観点から考察すると、完全並列型プロセッサの問題点は製造コストの高さである。現在、工業応用においては、 256×256 サイズのノンインタレース（非飛び越し走査）画像が一般的である。このサイズの画像を完全並列処理するには、チップ当たりのPE数の最も大きいAAPでも1024個のLSIが必要になる。工業分野における画像処理応用は、製品の組み立てや検査など省力化が主な目的のため、1000個に及ぶような多数のICチップを必要とする装置はとても実用に値しない。そこで、1チップに多数のPEを搭載することから、集積度の一層の向上が期待されるが、1チップに搭載できるPE数が増えると、PE間を接続するピン数が増加するため、高価なパッケージが必要となり、やはりLSIの価格を押し上げることになってしまう。つまり一つのシステムに使用できる専用LSIの数は、チップ単価が飛躍的に低下しても、せいぜい十個程度と考えるべきである。

1. 3. 2 局所並列型

局所並列型と呼ばれるタイプは、平滑化、微分、細線化などの局所処理（各画素とその近傍の画素の値を使う計算処理）において、対象とする局所領域の画素データのアクセスと演算とを、それぞれ並列化によって高速化し、その局所処理を全画面に対し逐次的に走査実行するものである。局所領域の大きさは、 $3 \times 3 \sim 16 \times 16$ 程度のものが多い。図1. 4に局所並列処理の概念を示す〔4〕。




図1. 4 局所並列型プロセッサの概念

このタイプに属する画像処理専用LSIとしては、米国画像理解プロジェクトにおいて、ヒューズ・エアクラフト社研究所が試作した3種類のテストチップがある。これは、CCD（Charge Coupled Device）映像素子と同じチップ上に、やはりCCDで構成したアナログ画像処理部を組み込もうとするものである。処理機能としては、微分フィルタ、コンボリューション、メディアンフィルタなどがあり、CCDもしくはビジコンカメラからの、 512×512 画素サイズ（30フレーム/秒）の画像を実時間で処理できる。表1. 2に、このテストチップの処理機能とその性能を示す〔2〕。

局所並列型プロセッサの長所は、おのこのの画像処理機能については小規模のハードウェアで実現できることと、パイプライン処理を併用して更に高速化を図れることである。

局所処理における演算領域（kernel—以下カーネルと呼ぶ）は、通常 3×3 もしくは 5×5 程度である。今、カーネルを 3×3 とすると、局所並列処理は図1. 5のような回路により実現できる。図1. 5において、入力画像データはノンインタレース走査により走査され、2本の遅延ラインを介して基本演算モジュールであるPEに入力される。それぞれの遅延ラインは、画像メモリの一走査線に相当する遅延を画像データに与えるため、2次元に配列された9個のPEにカーネルを切り出すことが可能となる。PEの演算結果は統合回路（integration circuit）で統合されて出力画素データとなる。カーネルサイズを大きくするには、遅延ラインとPE数を増加すればよい。また、大きな画像を処理するには、遅延ラインの遅延段数を大きくすることで対応できる。

またパイプライン処理とは、画像データを、パイプライン状に接続した処理モジュール群に送り込み、ある遅延時間後、連続して出力を得る処理方式である。画像処理においては、①オペレーションレベルのパイプライン処理と、②タスクレベルのパイプライン処理の二つの方法により高速化が図れる。オペレーションレベルのパイプライン処理とは、ある画像オペレーション（例えば、微分やFFT等）を構成する基本演算（例えば乗算、加

表1. 2 米国画像理解プログラムで開発されたテストチップの処理機能と性能

Test Chip Numbers	Algorithms Implemented	Kernel Size	Operations per Pixel	Effective Operation Rate
I	Edge detection	3 x 3	16	80 KOPS
	High-pass spatial filter	3 x 3	18	90 KOPS
	Laplacian	3 x 3	13	65 KOPS
	12 dB/aperture corrector	3 x 3	18	90 KOPS
II	Sobel	3 x 3	16	32 MOPS
	Mean	3 x 3	9	18 MOPS
	Unsharp masking	3 x 3	13	26 MOPS
	Binarization	3 x 3	10	20 MOPS
	Adaptive stretch	3 x 3	12	24 MOPS
III	Laplacian	3 x 3	13	91 MOPS
	Mask programmable convolution	7 x 7	98	636 MOPS
	Programmable convolution	5 x 5	50	350 MOPS
	'Plus' shaped median	5 x 5	625	$\sim 10^3$ MOPS
	Bipolar convolution	26 x 26	1352	$\sim 10^4$ MOPS

KOPS: Kilo Operations Per Second

MOPS: Million Operations Per Second

算、画像データへのアクセス等) の、パイプライン動作により高速化するものである。一方、タスクレベルのパイプライン処理とは、画像処理オペレーションのシーケンスをパイプライン動作させ、ある画像処理タスクの実行を高速化するものである。米国画像理解プロジェクトにおける1チップイメージプロセッサは、タスクレベルのパイプライン処理の実現を目指しているといえる。

局所並列型プロセッサの短所は、処理速度と機能の柔軟性にある。

本タイプのプロセッサは、全画面に対して局所処理を逐次的に実行する必要上、画像メモリと密に結合される。このため、処理速度の上限がメモリバスの転送速度により決定されることになる。メモリバスは16もしくは32ビット構成で、その転送速度は、通常40MBPS (Mega Bytes Per Second) 程度なので、プロセッサの処理速度の上限は500MPOPS (Million Pixel Operations Per Second) のオーダーとなる[9]。つまり、これがオペレーションレベルのパイプライン処理の限界といえる。

一方、処理速度を高速化するオペレーションレベルのパイプライン処理は、ハードウェアの構成を硬直化するため、さまざまな演算を実行するという機能の柔軟性という点からは、マイナスに作用する。オペレーションレベルのパイプライン処理を押し進めると、特定サイズのカーネルに対する特定の機能しか実行できなくなるからである。この意味では、タスクレベルのパイプライン処理が有効であるが、これはタスク変更のための手続きが、無視できないほど大きなオーバーヘッドとなる。




図 1. 5 局所並列処理を実行する回路の構成例

1. 4 高性能画像処理 L S I の研究における基本方針

近年、画像処理技術の研究が活発に行なわれるようになってきているが、その応用は、医療エレクトロニクス・リモートセンシング・半導体製造などの特定の分野に限られている。人間の視覚メカニズムが解明されていない現実を考えると、やむを得ない面もあるが、これ迄に開発されて来た画像処理アルゴリズムすら、その有用性が明らかにされていても、システム構築技術の立ち遅れから、その多くが実用化に至っていないのである。そこで、画像処理技術を一般産業に幅広く普及させることを最大の目的として、高性能画像処理 L S I の研究に取り組んだ。

本研究の推進に当っては、実用化に主眼を置いて、次の三点をその基本方針とした。

(1) 高速処理

現在、標準となりつつある工業用テレビ (I T V - I n d u s t r i a l T e l e v i s i o n) カメラは、256×256画素サイズのノンインタレース (非飛び越し走査) 画像を、1秒間に60フレーム生成する。この画像を、生成する速度、つまり I T V カメラの走査速度で実時間処理できる L S I の開発を目指した。カメラから出力される映像信号をそのまま処理できれば、バッファとしての画像メモリが不必要になり、適用分野を拡大することができる。この処理速度は、画素当たりの処理時間が167ナノ秒 (1ナノ秒は10億分の1) に相当し、動作周波数は6MHzとなる。

(2) 多機能性

応用分野が異なれば、適用されるアルゴリズムも異なる。そのため、さまざまな分野への応用を目指すためには、多種の画像処理機能を実行できなければならない。特に、今後より高度な処理を実現するためには、2値画像だけでなく、濃淡画像や色彩画像をも扱えることが不可欠である。そこで、2値・濃淡・色彩画像の基本的な演算を、すべて実行できることを目指した。

(3) 拡張性

画像処理の機能は多岐にわたるが、すべての機能を網羅することと共に、すべての処理を高速に処理することもまた困難である。特に、画像処理の中でも基本的な演算である局所近傍演算において、演算領域のカーネルサイズの拡張に対応できることは、L S I の応用範囲を広げる上で非常に重要である。そこで、開発する L S I のアーキテクチャに柔軟性を持たせて、サイズの異なるカーネルに対処できることとした。

1.5 まとめ

画像処理技術はミニコンピュータの出現により、リモートセンシングと医療エレクトロニクス分野から実用化が始まった。これは、それまでの大型電子計算機と比べて、ミニコンピュータの性能価格比が数倍優れていたからである。現在、ミニコンピュータよりさらに性能価格比のよいマイクロコンピュータが出現するに及んで、画像処理技術は、一般産業へ広く普及してゆく方向にある。

しかし、マイクロコンピュータの絶対的な処理能力の低さから、実用化は処理の簡単な2値画像に限られ、応用範囲が限定されている。このため、より高度な処理が可能な濃淡画像処理の技術が要望されているが、濃淡画像演算は複雑な演算であり、高速に実行するためには、画像処理専用LSIの開発が不可欠である。

画像処理用LSIには二つの流れがある。一つは、画像の全画素を同時に演算する完全並列型であり、もう一つは、1個の出力画素に係る局所画像を並列処理する局所並列型である。完全並列型としては、CLIP-4・DAP・MPP・AAPなどが発表されている。1チップには、それぞれ8、16、8、64個のPE（演算モジュール）を搭載している。また、局所並列型に属する画像処理用LSIとしては、米国ヒューズエアクラフト研究所で試作されたテストチップがある。このLSIの主な演算機能は、 3×3 空間積和演算・ラプラシアン・メディアンフィルタなどである。

本研究においては、画像処理技術を一般産業へ広く普及させることを目的として、①工業用テレビカメラからの映像を実時間で処理できる高速処理、②2値・濃淡・色彩画像の基本的な演算をほとんどすべて実行できる多機能性、③カーネルサイズの拡張に対処できる拡張性、を備えた高性能画像処理LSIを開発することを基本方針とした。

1. 6 第1章の参考文献

- [1]長尾 真：画像処理論、コロナ社 (1983)。
- [2]Nudd, G. R. : Image Understanding Architecture, National Computer Conference, pp.377~390 (1980)。
- [3]Unger, S. H. : A Computer Oriented toward Special Problems, Proc. IRE, Vol. 46, No. 10, pp.1744~1750 (1958)。
- [4]坂上 勝彦、木戸出 正継：イメージプロセッサの最近の動向、電子通信学会誌、Vol. 67, No. 1, pp.90~98 (1984)。
- [5]Duff, M. J. B. : CLIP4 A Large Scale Integrated Circuit Array Parallel Processor, ibid, pp.728~733 (1980)。
- [6]Hunt, D, J. : The ICL DAP and its Application to Image Processing, edited by Duff, M. J. B. and Levialdi, S., pp.275~282, Academic Press, New York (1981)。
- [7]Tsoras, J. : The Massively Parallel Processor (MPP) Innovation in High Speed Processor, AIAA Computers in Aerospace III Conference, pp.196~201 (1981)。
- [8]Sudo, T., Nakashima, T., Aoki, M. and Kondoh, H.: An LSI Adaptive Array Processor, IEEE ISSCC Digest of Technical Papers, Vol. 25, pp.122~123 (1982)。
- [9]Preston, K. Jr. : Cellular Logic Computers for Pattern Recognition, Computer, Vol. 20, No. 1, pp.36~47 (1983)。

第2章 画像処理用LSI-ISPの 基本アーキテクチャ

2.1 まえがき

画像処理・パターン認識の研究は、近年、LSIなどのデバイス技術や、並列処理・高速処理などのアーキテクチャ技術の飛躍的な進展に支えられて、実用化の時期を迎えようとしている。特に、ME (Medical Electronics) やFA (Factory Automation) など、すでに適用の進んでいる分野でも、今後はより高度な処理が要求されるものと考えられる。そのためには、画像の最小構成要素である画素のおおのにおに、少なくとも256階調程度の濃淡度をもたせた、濃淡画像の高速処理技術を開発してゆかなければならない。しかし、種々の画像演算を高速に処理できるLSIがなかったため、高速・高機能で、かつ安価な画像処理システムの開発は、従来困難であった。そこで、濃淡画像処理技術の実用化を目指して、高速性・拡張性・多機能性を備えた画像処理用LSI-ISP (Image Signal Processor)を開発した[1, 2]。

画像処理において、高速化を実現する並列処理方式は、第1章で述べたように、大きく二つに分類される。一つは、全画像のそれぞれの画素に一つずつPE (Processor Element)を用意して、全画素並列に演算する完全並列型である[3, 4]。もう一つは、一つの出力画素を算出するのに用いる入力画素と同数のPEを用意して、局所的に並列演算する局所並列型である[5, 6]。

完全並列型の場合、処理する画像のそれぞれの画素に、一つずつPEを用意するため、演算の並列度は極めて高く、非常に高い処理性能が期待できる。しかし、処理する画像のサイズが大きくなると、必要なPE数は画素数に比例して大きくなり、ハードウェア量は膨大になるという短所がある。

一方、局所並列型の場合、必要なPE数は、処理する画像のサイズと関連なく、常にカーネルを構成する画素数と同数なので、完全並列型と比較して演算の並列度は低いが、ハードウェア規模は非常に小さくなる。なぜなら、通常のカーネル(局所演算領域)の大きさは、 3×3 ないし 5×5 程度だからである。また、処理性能については、完全並列型には及ばなくとも、テレビ画像の走査速度で処理することは充分可能である。

つまり、近傍画像演算だけに絞ると、画像処理技術の一般産業への応用において、高い処理性能が得られる完全並列型よりは、小型で安価なシステムが構築できる局所並列型の方が適していると言える。そこで、画像処理技術の実用化を目指す上から、ISPは局所並列型を指向することにした。

局所並列型の画像処理用LSIを開発するにあたり、次の三つの点を開発方針とした。

- (1) 空間積和演算に代表される局所画像演算を、ビデオレート(167ns/画素)で高速処理できる。
- (2) 任意の大きさのカーネルの処理が可能である。
- (3) LSIの制御信号を変更することにより、2値画像・濃淡画像の種々の基本演算を実行できる。

なぜなら、現在、工業用に最もよく用いられているテレビカメラから採取される画像は、

256×256画素サイズ程度であり、この画像を実時間で、つまり画像の走査に追隨して処理できる速度は、最低限度必要とされること。また、応用目的によって、画像処理に要求される機能やカーネルの大きさは、千差万別だからである。

しかし、実際に応用することを前提とすると、画像処理用LSIに対して、(1)高速である、(2)拡張性がある、(3)多機能である、という技術的な要素とは違った尺度、ものさしが必要である。それは、価格、つまり経済性である。いかに技術的に優れていても、高価過ぎては実際の応用には適さない。さらに、LSI素子そのものは安価であっても、その素子を用いて設計したシステムが高価になるようでは、LSI開発の意義を損ってしまふ。そこで、システム設計とデバイス設計の両面から、画像処理用LSIのアーキテクチャを検討した。

本章では、上記三つの開発方針に加え、経済性をも考慮して検討した、画像処理用LSI-ISPの基本アーキテクチャについて述べる[7]。

2. 2 基本構想

濃淡画像処理技術を一般産業へ幅広く適用する上から、画像処理用LSI-ISPは局所並列型とした。ここでは、高速・高機能でかつ性能価格比の高い画像処理システムを、構築しうるLSIのアーキテクチャを決定する上での、基本的な構想について検討する。

局所並列型画像処理LSIの基本アーキテクチャを検討する上で、次式で示すような空間積和演算を題材とした。すなわち、入力画像を $f(x, y)$ 、出力画像を $g(x, y)$ 、荷重係数を w_{ij} とすると、カーネルが 4×4 の場合の空間積和演算は、次式で表わされる(ただし、参照画素の位置は左上方向へずれる)。図2. 1に、 4×4 空間積和演算の模式図を示す。

$$g(x, y) = \sum_{i=1}^4 \sum_{j=1}^4 w_{ij} \times f(x+i-1, y+j-1).$$

このような空間積和演算を題材とした理由は、空間積和演算が濃淡画像の最も基本的な局所画像演算であること、および、他の局所画像演算の多くが、積和演算の機能的変形ととらえることができ、同じアーキテクチャで処理できること、などである。

ここで、局所並列型画像処理LSIのアーキテクチャを検討する上での問題点を整理すると、以下の項目が挙げられる。

- (1) 1チップに搭載するPE数。
- (2) 1チップ上のPEが形成するカーネルの形状。
- (3) 画像データと荷重係数のそれぞれのPEへの分配方法。
- (4) カーネルの拡張方法。
- (5) LSI間のリンケージ方法。
- (6) 高速演算方法。
- (7) 種々の画像演算の実現方法。




図2. 1 4×4 空間積和演算

まず、(1)の1チップに搭載するPE数は、理想としては、局所近傍のカーネルを1チップで形成できる数が望ましい。たとえば、カーネルが 3×3 ならば9個であり、 4×4 ならば16個である。しかし、画像データおよび荷重係数はともに8ビットが望ましいので、それぞれのPEは8ビットの乗算器を持たなければならない。また、(7)の種々の画像演算を実現する上から、それぞれのPEには乗算器以外の演算器も必要である。このため、一つのPEは約2000ゲートの規模になってしまう。そこで、現状のLSI技術から、1チップ4PEが適当であると判断した。この結果、図2.1に示した 4×4 空間積和演算を、局所並列で処理するには、4個のLSIが必要となる。





図2.2 カーネルの分割方法


(2)は、上の結論から、 4×4 のカーネルを並列処理する16個のPEを、どのように4チップに分割するのか、という問題となる。これには、図2.2に示す三つの方法が考えられる。図2.2において、○印はPEを示し、矢印は画像データの転送方向を示す。ここで考慮しなければならないのは、LSIの端子数である。端子数が増えると、チップやパッケージが大きくなり、歩留りの低下、コストの上昇、実装密度の効率悪化などにつながる。しかし、端子数を無理に制限すると、画像データの供給が時分割になり、処理速度が低下する。これらの点を考慮して、端子数が少なくても高速処理が可能な2.2(a)の分割方法を採用した。図2.2(a)の方法によると、画像データの入力および出力は、それぞれ8本の端子ですむ。なお出力端子は、カーネルを拡張する際に、別のLSIの入力端子に接続される。

図2.2(a)の分割を前提とすると、(3)の画像データの分配方法および荷重係数の供給方法には、図2.3および図2.4の二つの方式が考えられる。それぞれどちらの方式を選択しても、データの入力方法やPEの出力結果の演算の方法などの工夫により、空間積和演算を実行できる。しかし、積和演算以外の画像演算の実行や、端子数の削減などを考慮して、画像データの分配には図2.3(a)の遅延方式を、荷重係数の分配には図2.4(a)の内蔵方式を採用した。これに関しては第2.3節で詳しく述べる。

(4)のカーネルの拡張に対しては、次の二つのアプローチの方法がある。一つは、カーネルのサイズに合わせてPEを用意する方法である。もう一つは、少数のPEを時分割に使用する方法である。画像処理システムを構築する場合、処理速度を第一の要件とするものと、より小型化を指向するものがある。二つのアプローチのうちの前者の方法によると、高速処理が可能で、後者の方法によると、システムの超小型化が達成できる。ISPでは、それぞれの長所を活かすため、両方法を実現しうるアーキテクチャを考案した。こ




(a) Delayed distribution




(b) Common distribution

図 2. 3 画像データ分配方法



(a) Internal supply



(b) External supply

図 2. 4 荷重係数供給方式

れに関しては第2.4節で詳しく述べる。


複数個のLSIを用いる場合、(5)のLSI間のリンケージ方法は、システムの性能を決定する上での大きな要素である。4個のLSIを用いる場合を例にとると、リンケージ方法として、図2.5に示す四つの方法が考えられる。図2.5(a)の方式は、高速に処理できるが、LSI外部に加算器が不可欠である。図2.5(b)の方式は、LSI外部に加算器は必要ないが、LSI間のデータ転送がボトルネックとなり、図2.5(a)と同じ処理速度を保つには、データ転送速度を図2.5(a)の4倍にしなければならない。図2.5(c)の方式は、図2.5(b)の方式より転送効率はよく、データ転送速度を図2.5(a)の2倍でよいが、LSI外部にレジスタを必要とする。図2.5(d)の方式は、図2.5(c)よりさらに転送効率がよく、図2.5(a)と同じデータ転送速度で高速処理できるが、端子数が増加する。以上の考察を踏まえ、ISPには拡張の容易さと高速性を重視して、外部回路が不必要で高い処理性能が得られる図2.5(d)の方式を採用した。端子数の増加には、プログラマブルな制御レジスタをLSI内部に内蔵することなどにより、制御信号用の端子をできるだけ少なくすることで対応した。なお、リンケージデータは16ビット幅としたので、リンケージデータ用に合計32本の端子が必要である。

(6)の高速演算方法については、 256×256 画素から成るノンインタレースの濃淡画像を、ビデオレートで高速処理できることを基本とした。これは、1画素当たりの処理時間が、 167 ns になることを意味する。この高速処理を実現するため、ISPには、並列処理に加えてパイプライン処理方式を採用した。ISPにおいては、LSI内だけでなく、複数個のLSIを用いた時、LSI間においてもパイプライン処理が可能となるアーキテクチャとした。LSI間のパイプライン処理方式については、第2.5節で詳しく述べる。


LSI内のパイプライン処理方式は、(7)の種々の画像演算の実現と合わせて検討し、ISPでは、プログラマブル制御レジスタによる構成制御を基本とした。つまり、演算実行前に、プログラマブル制御レジスタの内容を変更することにより、パイプラインを構成するそれぞれの演算回路の機能や、画像データや荷重係数などの流れを決定し、それらの組み合わせにより種々の画像演算が実現される。この種々の画像演算の実現については、第3章で詳しく述べる。

以上を要約すると、ISPのアーキテクチャを形成するための基本構想は、次のようにまとめられる。


- (1) 1チップに4個のPEを搭載する。
- (2) 4個のPEは 1×4 の構成とする。
- (3) 画像データは遅延回路を介して順次PEに分配され、荷重係数は内蔵RAMからPEに供給される。
- (4) カーネルはLSIの追加もしくは時分割使用、いずれによっても拡張される。
- (5) LSI間のリンケージには、専用の入出力端子と演算器を用意する。
- (6) LSI内およびLSI間に、マシンサイクルが 167 ns のパイプライン処理を構築する。
- (7) プログラマブル制御レジスタによる構成制御を用いる。




(a) External adders [A]



(b) Internal adders plus common bus [B]



(c) Internal adders plus registers [C]



(d) Internal adders plus additional pins [D]

第2.5 LSI間リンケージ方式

2.3 PEへのデータ供給方式


前節では、局所並列型画像処理LSIのアーキテクチャを形成するための、基本構想を明らかにしたが、本節ではこのうち、PEへの画像データの分配方法と、PEへの荷重係数の供給方法について、①積和演算を題材とする、②1チップに4個のPEを搭載する、③4個のPEは1×4の構成とする、ことを前提として詳しく論ずる。

上記の①、②、③を前提とすると、PEへの画像データの分配方法および荷重係数の供給方法には、前節で述べたように、それぞれ二つの方式が考えられる。画像データに対しては、図2.3(a)の遅延分配方式と同図(b)の共通分配方式があり、荷重係数については、図2.4(a)の内部供給方式と同図(b)の外部供給方式がある。その結果、それぞれの組合せにより、4通りのPEデータ供給方式が考えられる。以下、これら4通りのそれぞれについて、積和演算を実行する際のLSIの内部構成と、その長所および短所について論ずる。

(1) 遅延分配方式 + 内部供給方式

本方式により、1×4積和演算を実行する際のLSIの内部構成は、図2.6に示すようになる。またその時のデータフローは、図2.7のように示される(ただし、図2.6のSR(Shift Register)、PE、ALU(Arithmetic Logic Unit)は、すべて1マシンサイクルで動作し、それぞれが一つのパイプラインステージを形成しているものとする)。

図2.6において、画像データは、1マシンサイクルに1画素ずつ、 x_1, x_2, x_3, \dots と順次入力される。入力された画像データ x_k は、SRを介してPEに分配され、内蔵RAMから供給される荷重係数 w_i と、PEで掛け合わされた後、16ビット4入力ALUで足し合わされる。足し合わされて求められた1×4積和演算の結果は、LSI外部に出力される。この時、PEおよびALUが、それぞれ1段のパイプラインステージを形



第2.6 遅延分配方式と内部供給方式によるLSIの内部構成




図 2. 7 遅延分配方式と内部供給方式の構成による
 1×4 積和演算実行時のデータフロー

成するので、演算結果は、画像データが入力された5マシンサイクル後から、順次出力されることになる。つまりLSIは、5段のパイプライン演算器として動作する。


本方式では、8ビット×8ビット乗算器4個、16ビット4入力加算器1個（もしくは16ビット2入力加算器3個）、SR 3個および4語分（32ビット）のRAM（Random Access Memory）によりLSIを構成できる上、内部構成が単純なパイプラインステージを形成するため、論理構成も単純になり、制御も容易になるという利点がある。

（2） 遅延分配方式 + 外部供給方式


本方式により1×4積和演算を実行する際のLSIの内部構成は、図2.8に示すようになり、またその時のデータフローは、図2.9のように示される。

図2.8において、画像データは一方の入力端子に、1マシンサイクルに1画素ずつ、 x_1, x_2, x_3, \dots と順次入力されるが、1×4積和演算を実行するには、もう一方の入力端子に荷重係数（ w_1, w_2, w_3, w_4 ）が、サイクリックに入力されなければならない。なぜなら、（1）の方式と異なって、それぞれのPEが同時にしかし独立して、1×4積和演算を実行するからである。つまり、4個のPEが、4マシンサイクルで四つの1×4積和演算を実行することになる。これら4個の演算結果は、PEが次の積和演算を実行する4マシンサイクルの間に、LSI外部に出力される。このため、図2.9からも知れるように、画像データの入力と演算結果の出力だけを見る限り、LSIは7段のパイプライン演算器とみなせる（ただし、PEにおける乗算と加算は、1マシンサイクルで実行されるものとする）。

本方式を（1）の方式と比較すると、まず荷重係数記憶用の32ビットRAMと、16ビット4入力ALU（16ビット2入力ALU 3個相当）が必要でなくなる。しかし、荷重係数入力用の端子8本や、演算結果出力用のSR 3個が必要となるほか、それぞれのPEに16ビットACC（Accumulator）が必要となる。そのため、LSIだけでみたとして



第2.8 遅延分配方式と外部供給方式によるLSIの内部構成



第2.9 遅延分配方式と外部供給方式の構成による
 1×4 積和演算実行時のデータフロー

も、ハードウェア規模、チップ面積が大きくなる上に、ACCのための制御の複雑さが加わるため、(1)の方式より優れているとはいえない。

(3) 共通分配方式 + 内部供給方式

本方式により 1×4 積和演算を実行する際のLSIの内部構成は、単純には図2.10に示すようになる。これは、図2.8の構成に内蔵RAMを設け、荷重係数をRAMからPEへ供給するものである。そのため、図2.10の構成のデータフローは、図2.8の構成のデータフローと同じになる。

図2.10の構成は、(2)の方式による図2.8の構成と比べると、4語の荷重係数記憶用に32ビットのRAMが必要となるが、入力端子8本を削除できる。入力端子の削除は、ボンディングパッド、入力保護回路、入力バッファ回路の削除を意味し、32ビットのRAMを新たに追加しても、チップ面積の上からは、大きな効果が期待できる。


図2.10の構成を改善して、ハードウェア規模の縮小を図ったのが図2.11の構成である。図2.11では、画像データは4個のPEに共通して与えられるが、荷重係数は閉ループを構成する4個のSRに記憶されている。4個のPEはそれぞれ4マシンサイクルで 1×4 積和演算を実行するが、図2.12に示すように、それぞれのPEで演算サイクルを一つずつずらすことにより、みかけ上4段のパイプライン処理を実現することができる(ただし、PEにおいて乗算と加算が1マシンサイクルで実行できるものとする)。

図2.11の構成を、(1)の方式による図2.6の構成と比較すると、ハードウェア規模上は、32ビットRAMを16ビットACCで置き換えた程度の差しかなく、ほぼ同規模といえる。しかし、制御の面からみると、図2.11の構成は、それぞれのPEでACCの制御を個別に行なわねばならない上に、LSI外部への出力制御が必要なことから、図2.6の構成より、はるかに複雑になるといえる。


(4) 共通分配方式 + 外部供給方式

本方式により 1×4 積和演算を実行する際のLSIの内部構成は、図2.13に示すようになる。図2.13では図2.8と異なり、荷重係数はそれぞれのPEに、SRを介して供給されている。これは、画像データがそれぞれのPEに共通に与えられているため、荷重係数に遅延を持たせなければ、効率良く積和演算が実行できないためである。すなわち、図2.13の構成は、図2.11において、荷重係数をサイクリックに用いる代わりに、外部から入力しているに過ぎないのである。もちろん、荷重係数は、 $w_1, w_2, w_3, w_4, w_1, w_2, \dots$ と繰り返し入力しなければならない。この時のデータフローは、荷重係数の繰り返し入力を除けば、図2.11の構成のもの(図2.12)と同じになる。


この方式は、図2.11の方式と比べ、荷重係数入力用の端子8本が増えるだけ、チップ面積の上から不利である。




第 2 . 1 0 共通分配方式と内部供給方式 (RAM 内蔵)
による L S I の内部構成



第 2 . 1 1 共通分配方式と内部供給方式 (SR 使用)
による L S I の内部構成



第2.12 共通分配方式と内部供給方式（SR使用）による
 1×4 積和演算実行時のデータフロー



第2.13 共通分配方式と外部供給方式によるLSIの内部構成

以上、四つの方式を検討した結果、入力端子が少なく、ハードウェア規模の小さい、さらに制御の容易な(1)の方式(画像データは遅延分配方式に、荷重係数は内部供給方式による方式)を採用することにした。さらにこの方式は、他の方式に比べると、演算回路構成が単純であるので、積和演算以外の画像処理演算(例えば、第3章で述べる各種の1次微分演算)への適用が容易であるという利点がある。

2. 4 高速化と小型化

画像処理システムを構築する場合、何よりも高速化を達成したいという要望と、高速化よりもむしろ小型化を優先させたいという要望がある。第2. 2節で述べたように、ISPでは両方の要望を満たすようなアーキテクチャとした。たとえば、 4×4 空間積和演算を実行する場合、ISPを4個用いるとビデオレートで高速処理でき、またISP1個でも、ビデオレートの $1/4$ の速度で処理できる。

ここでは、二つの方法によるカーネル拡張方式と、それらを可能にする画像走査方式について、さらにそれらを踏まえた、高速化および小型化に適するISPのアーキテクチャについて述べる。

2. 4. 1 カーネル拡張方式

ISPにおいては、二つの方法によりカーネルを拡張できる。一つはPEを増やす方法であり、もう一つはPEを時分割に使用する方法である。前者をPE増設方式と、後者をPE節約方式と呼ぶことにする。

PE増設方式では、カーネルを構成する画素数と同数のPEを用いるため、カーネルサイズに合わせてISPを追加することになる。ISP1個では 1×4 のカーネルが処理できるので、 4×4 のカーネルに対しては4個のISP、 8×8 のカーネルに対しては16個のISPが必要になる。この方式ではカーネル全体を並列処理できるので、カーネルの大きさにかかわらず、ビデオレートの処理が可能である。しかし、カーネルを切り出すために周辺回路が必要であり、カーネルが大きくなると必要なISP数は増加する。なお、 3×3 のカーネルを形成する場合は、3個のISPを用い、ISP内のPEをそれぞれ3個ずつ動作させる。また、 5×5 のカーネルの場合、必要なISPの数は10個で、 5×8 のマトリックスを形成する40個のPEの内の25個を動作させることになる。

これに対して、PE節約方式ではPEを時分割で使用するため、時分割数を n とすると、原理的には1個のPEで $n \times 4$ のカーネルを処理できる。この時の処理速度は、PE増設方式と比較すると $1/n$ に低下する。実際には、集積度とチップサイズの問題から $n=4$ としたため、ISP1個で 4×4 までのカーネルが処理できる。 8×8 のカーネルに対しては、ISP4個で処理できる。つまり、処理速度の低下を甘受するならば、少数のISPでコンパクトなシステムが構築できる。また、次項で述べるスティック走査方式を用いると、カーネル切り出しのための回路も不必要になり、システムをさらに小型化できる。なお、 3×3 のカーネルを処理する場合、1個のISPの中の3個のPEを用い、時分割数3で対応できる。また、 5×5 のカーネルに対しては、4個のISPの中の10個のPEを用い、たとえば2個のISPはPEを4個用いて時分割数3で、他の2個のISPはPEを1個のみ用いて時分割数2相当（時分割数3ならば1サイクルはアイドル状態）で動作させて対応する。

一般産業応用における実際の画像処理システムにおいては、ビデオレートの高速処理が必要な場合と、高速処理よりはむしろシステムを小型化したい場合がある。前者にはPE増設方式を、後者にはPE節約方式を適用すればよい。

2. 4. 2 画像走査方式

前項で述べた二つのカーネル拡張方式を比べると、画像データの入力方式が同じにならないことは容易に知れる。ISPのアーキテクチャを論ずる前に、ここでは、それぞれのカーネル拡張方式に適した画像走査方式について考察する。

(1) ラスタ走査方式 (Raster Scanning)

ラスタ走査方式は、通常のテレビ画像の走査方式であり、二つの走査方向から成る。主走査方向は左から右であり、副走査方向は上から下である。図2. 14に示した10×10画素から成る小さな画像を例にとると、ノンインタレース画像の場合、それぞれの画素は図示した順に、①から(100)まで順次走査される。

PE増設方式によりカーネルを拡張すると、ラスタ走査方式に従って走査された画像データを処理できるため、テレビ画像を実時間処理することが可能になる。




図2. 14 10×10画素から成る画像

(2) スティック走査方式 (Stick Scanning)

PE節約方式を用いてカーネルを拡張した場合は、ラスタ走査方式によって走査された画像データを、ISPに入力することはできない。なぜなら、カーネルを形成する画素データのすべてが、ISP内に一時記憶されなければならないからである。そこで、PE節約方式に適したスティック走査方式を、新たに提案する。

スティック走査方式は、RAMから画像データを読み出す時に実現できる走査方式で、三つの走査方向から成る。主走査方向は上から下、副走査方向は左から右、そして副々走査方向は上から下である。ここで、主走査方向において走査される画素の集合をスティック(stick)と呼び、一つのスティックに含まれる画素数をスティック長(stick length)と定義する。つまりラスタ走査は、スティック長が1の特殊なスティック走査となる。

再び図2. 14の小画像を例にとると、スティック長が4のスティック走査において、それぞれの画素は次の順に走査される(○内の数字は画素#(番号)を示す)。

①, ⑪, ⑫, ⑬, ⑭, ⑮, ⑯, ⑰, ⑱, ⑲, ⑳, ㉑, ㉒,
 ④, — — — → ⑩, ⑳, ㉓, ④㉔, ⑪, ㉕, ㉖, ④㉗, ⑫,
 ㉘, ㉙, ④㉚, ⑬, — — — → ㉛, ㉜, ④㉝, ⑤㉞, ㉟, ㊱, ㊲,
 ④㊳, ⑤㊴, ㉚, — — — → ㉜, ④㉝, ⑤㉞, ⑥㉟, — — — → ④,
 ⑤㊵, ⑥㊶, ⑦㊷, — — — → ⑦㊸, ⑧㊹, ⑨㊺, ⑩㊻.

これから分かるように、スティック走査においては、画像の上下数行を除くと、それぞれの画素はスティック長と同じ回数だけ走査される。

2. 4. 3 高速化向け構成と小型化向け構成

PE増設方式によるカーネルの拡張と、ラスタ走査方式による画像データの入力を前提とすると、高速処理に適するISPのアーキテクチャが固まる。図2.15にその構成を示す。図2.15において、画像データは、遅延回路で1段ずつ遅延が加えられて、それぞれのPEに分配される。またRAMには4個の荷重係数が記憶され、一つずつそれぞれのPEに供給される。




図2.15 高速処理に適するISPの構成




図2.16 小型化システムの適するISPの構成




図 2. 1 7 スティック長が4のスティック走査
における画像データ処理

一方、PE節約方式によるカーネルの拡張と、スティック走査方式による画像データの入力を前提とすると、ISPのアーキテクチャは図2.16の構成になる。図2.16は、次の三つの点で図2.15と異なる。

- (1) それぞれの遅延回路が4段である。
- (2) RAMの容量が4倍である。
- (3) アキューミュレータが設けられている。

遅延回路をそれぞれ4段としたのは、 4×4 のカーネルを形成する画素データを、一時記憶するためである。RAMの容量を4倍にしたのは、 4×4 のカーネルに必要な荷重係数を記憶するためである。またアキューミュレータは、時分割に求められる4個の部分演算結果を統合するために設けた。

図2.16において、前項で述べたスティック長が4のスティック走査を用いた場合の、画素データの処理方法を図2.17に示す。

図2.17において、それぞれの遅延回路の段数は、スティック長と同じ4となっている。図2.17(a)は、図2.14の小画像を入力として、画素#33まで入力された状態を示している。画素#4が、次に入力される画素データである。図2.17(b)は、図2.17(a)から1マシンサイクル後の、画素#4が入力された状態である。この時、画素#1、#2、#3、#4のデータが、対応するPEに供給されている。図2.17(c)、(d)、(e)は、図2.17(b)から、それぞれ1マシンサイクルずつ経過した時点の状態である。図2.17から分かるように、(a)から(e)までの4マシンサイクルの間に、 4×4 のカーネルを形成する画素データがPEに供給されている。また、図2.17の(a)と(e)を比べると、次の4マシンサイクルでは、右へ1画素シフトした 4×4 のカーネルの画素データが、PEに供給されることが分かる。つまり 4×4 のカーネルは、4マシンサイクル毎に1画素ずつ右へ移動してゆく。この時、カーネル切り出しのための回路は不必要である。

一方、空間積和演算における荷重係数は、ISP内蔵のRAMからPEに供給されるが、4マシンサイクルの間に、16個の荷重係数がPEに供給されなければならない。そこで、RAMは1アドレス4ワードの並列構成とし、端子から直接アドレスする方式とした。

このように、アーキテクチャを若干変更することにより、高速化にも小型化にも対応することが可能である。ISPでは、プログラマブル制御レジスタによる構成制御により、いずれのアーキテクチャもとれるようにした。

2.5 LSI間パイプライン処理

産業用テレビカメラとして標準になりつつある固体撮像カメラは、 256×256 画素程度から成るノンインタレース画像を、1秒間に60フレーム生成する。つまり、

16.7ms毎に、新しい画像が生成されることになる。この画像を実時間で処理するには、無効領域を考慮して、167ns以内に一つの画素を処理しなければならない。これを実現するために、LSI内部の演算は、すべてパイプライン処理とした。さらに、複数個のLSIを用いる場合にも対処するため、LSI間のリンケージ演算もパイプライン処理とした。しかし、ラスタ走査やスティック走査などの画像入力方式によらず、複数個のLSIを用いてLSI間のパイプライン処理をする場合、オペランド間に時間的な歪みが生ずる。この問題を、歪み補正バッファを設けることで解決した。

LSI間の演算にパイプライン処理を導入すると、LSI間パイプラインの段数だけ演算データが遅延して、リンケージ演算のオペランド間に、時間的な歪みが発生する。この時間歪みを補正するためには、それぞれのLSIで、LSI間パイプラインの段数を考慮して、リンケージ用演算回路に演算データを与えなければならない。つまり、それぞれのLSIで、演算データに異なる遅延を与えなければならない。この問題を解決するため、ISPでは、画像データの入力バッファとして歪み補正バッファ (Skew buffer) を採用した。歪み補正バッファとは、遅延段数を任意に変更できる可変段シフトレジスタである。図2.18に、歪み補正バッファを用いた、LSI間パイプライン方式を示す。(ただし、図2.18において、点線枠で示した演算部 (Arithmetic logic) は、データユニット、メモリユニット、プロセッサユニット、および一部のリンケージユニットを含む。)

図2.18に示すように、LSI間のリンケージ演算を実行するALUは、それぞれ入力および出力バッファを備えている。そのため、これらのLSI間のデータ転送には、2マシンサイクルずつの時間を要する。この時間歪みは、歪み補正バッファの遅延時間を2段ずつ多くすることによって吸収できる。つまり、図2.18に示すように、歪み補正バッファの遅延段数は、前段のLSIのそれより2段ずつ大きくなっている。

図2.18の方式は、画像データを入力する際に補正するものであるが、図2.19に示すように、リンケージ演算を実行する直前に補正しても、LSI間のパイプライン処理は可能である。しかし、ISPにおいては、PEへのデータ供給に柔軟性をもたせ、各種の演算の実行を可能にするため、図2.18の画像データ入力時に補正する方式を採用した。

歪み補正バッファに遅延段数は、プログラマブル制御レジスタにより、1段から16段までの任意の段数に設定することができる。これにより、8個のISPまでの歪み補正が可能である。




図 2. 18 L S I 間パイプライン処理方式
(画像データ入力時補正)




図 2 . 1 9 L S I 間パイプライン処理方式
 (演算実行時補正)

2. 6 I S Pの基本アーキテクチャ

ここでは、前節までの検討を踏まえて決定した、I S Pのアーキテクチャの概略を述べる。I S Pの基本構成図を図2. 20に示す。同図に示すように、I S Pは6個のユニットから構成される。以下、それぞれのユニットについて簡単に述べる。

(1) データユニット

データユニットは、4個のS R (Shift Register)などから成り、画像データの転送に寄与する。画像データバスは、入出力ともに8ビット幅で、出力バスは、カーネルの拡張に用いる。それぞれのS Rは、次のS Rの他、対応するP Eに画像データを転送する。それぞれのS Rの遅延段数は、1段から4段までの任意の段数に設定できる。これにより、ラスタ走査およびスティック走査とともに、処理の高速化にもシステムの小型化にも対応できる。また、データユニットは歪み補正バッファを持ち、複数のL S Iを用いる際、L S I間のパイプライン処理を可能にしている。

(2) メモリユニット

メモリユニットは、64 word×8 bitから成るR A Mで構成され、空間積和演算における荷重係数や、パターンマッチングにおけるテンプレートなどのマスクデータを記憶する。マスクデータは、演算実行に先立って書き込まれる。演算実行時は、端子からのアドレス情報に従って、4バイトのマスクデータが読み出され、それぞれのP Eに1バイトずつデータを供給する。

(3) プロセッサユニット

プロセッサユニットは、4個のP Eから構成され、それぞれのP Eは、加算器(A L U - Arithmetic Logic Unit)と乗算器(multiplier)を一つずつ含んでいて、データユニットとメモリユニットから、それぞれ8ビットのデータを入力し、リンケージユニットに、16ビットの演算結果を出力する。それぞれのP Eは、コントロールユニットからの制御信号に従って、S I M D (Single Instruction Multiple Data stream)の形態で並列動作する。P E内の演算器の機能については、第3章で詳しく論ずる。

(4) リンケージユニット

リンケージユニットは、4入力A L Uと2入力A L Uから構成されている。4入力A L UはP E間の演算に、2入力A L UはL S I間のリンケージ演算に寄与する。P E節約方式によりカーネルを拡張する場合、2入力A L Uはアキュムレータとしても動作する。リンケージユニットのデータバスは、入出力ともに16ビット幅である。本ユニット内の演算器の機能については、第3章で詳しく論ずる。

(5) エバリュエーションユニット

エバリュエーションユニットは、2個の比較器などから構成され、2値化処理やクラスタリング処理などに寄与する。本ユニットの構成については、第4章で考察する。

(6) コントロールユニット

コントロールユニットは、プログラマブル制御レジスタなどから構成され、データフローやそれぞれのユニットの機能を制御する。プログラマブル制御レジスタの内容を変更することにより、種々の画像演算を実行できる。

なお、I S Pのチップ写真と基本仕様を、それぞれ図2. 21と表2. 1に示す。




図 2. 20 ISPの基本構成図




図 2. 2 1 I S P のチップ写真

表 2. 1 I S P の基本仕様

テクノロジー	3 μ m CMOS
トランジスター数	~ 61,000
チップサイズ	7.72 \times 8.64 mm
電源電圧	5 V
マシンサイクル	167 ns
消費電力	~ 400 mW
パッケージ	64 pin DIP

2. 7 まとめ

濃淡画像処理技術を一般産業へ応用することを目的として、画像処理用 L S I - I S P を開発した。I S P は、一つの出力画素を算出するのに用いる入力画像と同数の P E を用意して、局所的に並列演算する局所並列型の L S I であり、ここでは、I S P の基本アーキテクチャを明らかにした。

I S P の基本アーキテクチャを検討する上で、濃淡画像における最も基本的な演算である、空間積和演算を題材とした。その結果、次の 7 点を基本構想として、I S P のアーキテクチャを決定した。

- (1) 1 チップに 4 個の P E を搭載する。
- (2) 4 個の P E は 1 × 4 の構成とする。
- (3) 画像データは遅延回路を介して、荷重係数は内蔵 R A M から、それぞれ P E に供給される。
- (4) カーネルは、L S I の追加もしくは時分割使用、いずれによっても拡張できる。
- (5) L S I 間のリンケージには、専用の入出力端子と演算器を用意する。
- (6) L S I 内および L S I 間に、マシンサイクルが 1 6 7 n s のパイプライン処理を構築する。
- (7) プログラマブル制御レジスタによる構成制御を用いる。

I S P は、P E の数を増やす P E 増設方式と、P E を時分割に用いる P E 節約方式の、二つの方法によりカーネルを拡張できる。P E 増設方式によりカーネルを拡張する場合、入力画像はテレビ画像と同じラスタ走査により走査されればよい。P E 節約方式によりカーネルを拡張する場合は、新たに提案したスティック走査により走査されなければならない。

P E 増設方式とラスタ走査によると、テレビ画像を実時間処理できる、高速画像処理システムが構築できる。一方、P E 節約方式とスティック走査を用いると、処理速度とのトレードオフで、非常にコンパクトな画像処理システムを構築できる。

2. 8 第2章の参考文献

- [1] Fukushima, T., Kobayashi, Y., Hirasawa, K., Bandoh, T., Ejiri, M. and Kuwahara, H. : An Image Signal Processor, IEEE ISSCC Digest of Technical Papers, Vol.26, pp.258~259 (1983).
- [2] 福島 忠、小林芳樹、平沢宏太郎、坂東忠秋、江尻正員、柏岡誠治、桑原 洋 : 画像処理用 L S I - I S P の開発、情報処理学会第26回全国大会講演論文集、pp.939~940 (1983).
- [3] Tsoras, J. : The Massively Parallel Processor (MPP) Innovation in High Speed Processor, AIAA Computers in Aerospace III Conference, pp.196~201 (1981).
- [4] Sudo, T., Nakashima, T., Aoki, M. and Kondoh, H. : An L S I Adaptive Array Processor, IEEE ISSCC Digest of Technical Papers, Vol. 25, pp.122~123 (1982).
- [5] Loughheed, R. M. and McCubbrey, D. L. : The Cytocomputer - A Practical Pipelined Image Processor, IEEE 7th Annual International Symposium on Computer Architecture (1980).
- [6] Nudd, G. R. : Image Understanding Architecture, National Computer Conference, pp.377~390 (1980).
- [7] 福島 忠、小林芳樹、平沢宏太郎、坂東忠秋、江尻正員 : 画像処理用 L S I - Image Signal Processor のアーキテクチャ、電子通信学会論文誌(C)、Vol. J 66-C, No. 12, pp.959~966 (1983).

第3章 画像処理用LSI—ISPの 多機能化

3.1 まえがき

画像の最小構成要素である画素のそれぞれに、2ビット以上の情報を与えた濃淡画像や色彩画像を処理でき、かつ、一般産業に幅広く活用されうるLSIを開発する際、そのLSIが、①ビデオレート（167ns／画素）で高速処理できる、②任意の大きさのカーネルを扱える、③種々の基本演算を実行できる、以上三つの特徴を備えることを目標とした[1]。①の高速処理は256×256画素サイズ程度の画像を、テレビカメラの走査速度に追従した、実時間での処理を可能とする。②の拡張性は、応用によってサイズの異なるカーネル（局所演算領域）への対応性を増加させる。また、③の多機能性は、LSIの適応可能な応用分野そのものを広げるために、欠かすことができない。

これら三つの開発目標のうち、①の高速処理と②の拡張性を中心として、第2章において、画像処理用LSI—ISP（Image Signal Processor）の基本アーキテクチャを明らかにした。基本アーキテクチャは、最も基本的な局所近傍処理の一つである空間積和演算を題材として検討した。ISPは、PE（Processor Element）4個を内蔵した並列処理方式とするとともに、パイプライン処理方式も合わせて採用し、ビデオレートの実時間処理を達成している。また、カーネルの拡張に対しては、ISPをビルディングブロック的に追加して、並列に動作するPE数を増やすPE増設方式と、PEを時分割に使用して、少ないLSI数でカーネルを拡張するPE節約方式とを実現した[2]。

③の多機能性は、画像処理を一般産業へ適用する上から、高速処理・拡張性と並んで、最も重要な要素の一つである。なぜなら、さまざまな応用に受け入れられるような、普遍的なアプローチが画像処理に確立しておらず、適用する対象毎に異なる機能が要求されるため、基本的な画像演算の多くを実行できる多機能性を備えることが、LSIの汎用性を高める上で欠かせないからである。

しかしながら、ハードウェア回路には、本来、柔軟性がないものである。特に、パイプライン処理方式を採用した演算回路には、多種の実行機能を期待することはできない。なぜなら、パイプライン処理方式は、特定の演算を高速に処理するため、データの流れを固定化（パイプ化）して、いくつものステージに分割しており、柔軟性を犠牲にしているからである。

そこで、ISPの開発においては、パイプライン処理方式の持つ柔軟性のなさという短所を、次の二つの考え方で補うことを考えた。一つは、いく段ものパイプラインステージから成る演算部に入力されるデータに、多種類の組合せを可能とすることである。もう一つは、演算部の個々のパイプラインステージに、オペレーションレベルでの機能をいくつか持たせ、任意の選択、組合せができるようにして、演算部全体として、多彩な演算機能を実現しようとするものである。

この二つの考え方を基として、ここでは、第2章で明らかにした基本アーキテクチャの上で、2値・濃淡・色彩画像の種々の基本演算を実現する方法についての考察を加え、演算データの制御と回路構成および機能について、検討した内容を論ずる[3]。

3.2 多機能化の考察

3.2.1 多機能化へのアプローチ

前章で明らかにした画像処理用LSI-ISPの基本アーキテクチャを基に、2値・濃淡・色彩画像に対する種々の基本的な局所近傍演算を実現する方法として、二つのアプローチを採った。一つは、画像処理LSI内の構成要素の有機的な結合に着目した構造的アプローチであり、もう一つは、それぞれの構成要素に持たせる機能内容に着眼した機能的アプローチである。

多機能化を検討する上で、前章で明らかにした図2.20の基本アーキテクチャを横断的に考察すると、LSIの演算実行部は以下のように見ることができる。

- (1) プロセッサユニットのPEは、メモリユニットからのマスクデータにより、画素データを変換する機能を担う。
- (2) リンケージユニット内の4入力ALUは、4個のPEの出力データを統合する機能を担う。
- (3) リンケージユニット内の2入力ALUは、複数のLSIに跨って、同ユニット内の4入力ALUの出力データを再統合する機能を担う。

以下、(1)を画素データ変換機能、(2)を変換データ統合機能、(3)を統合データ再統合機能と呼ぶことにする。

多機能化を検討する手順としては、先ず上記の三つの構成的機能を念頭に置いた構造的アプローチを採り、LSIの内部構成を明確にした。そして、その内部構成を前提として、機能的アプローチを採ることにした。




図3.1 PEへのデータ供給方式(1)

3. 2. 2 構造的観点からの検討

図2. 20に示す基本アーキテクチャは、ビデオレート（167ns/画素）で高速処理するため、並列処理に加えてパイプライン処理を採用している。また、LSI化における論理設計・レイアウト設計・論理検証などの作業工数を低減させるため、内部構成は規則性を重視した構成となっている[4]。そのため、種々の画像演算を実行させるべき手段は、これらの点を考慮したものでなければならない。そこで、並列処理・パイプライン処理と、内部構成の規則性を前提として、プロセッサユニットとリンケージユニットのそれぞれの演算要素に、どのようにデータを供給するか、という観点から構成を検討することにした。

図2. 20の基本アーキテクチャにおいて、プロセッサユニットの4個のPEには、データユニットとメモリユニットから、それぞれ1バイトずつデータが供給される。データユニットからのデータは画素データであり、メモリユニットからのデータは演算オペランドである。これらPEへのデータ供給は、図3. 1のように図示できる。図3. 1から分かるように、SR（Shift Register）により順次遅延されてPEに供給される画素データは、RAM（Random Access Memory）から与えられる演算オペランドによって変換されることになる。

この基本アーキテクチャは、前章で述べたように、空間積和演算の実行に焦点を当てて検討されたものである。しかし、空間積和演算以外にも有効な画像演算が、これまで数多く報告されている。その中には、表3. 1に示す各種の1次微分オペレータがある[5～12]。

表3. 1 各種の1次微分オペレータ

-
-
- (1) $\sqrt{(a-d)^2+(b-c)^2}$ (Roberts オペレータ)
 - (2) $|a-d|+|b-c|$
 - (3) $[|a-b+c-d|+|a+b-c-d|]/2$
 - (4) $\sqrt{(A+B+C-G-H-I)^2+(A+D+G-C-F-I)^2}$
 - (5) $|A+B+C-G-H-I|+|A+D+G-C-F-I|$
 - (6) $|E-A|+|E-C|+|E-G|+|E-I|$
 - (7) $|\max(A, B, C, D, F, G, H, I)-E|$
 - (8) $\text{sign}(B-H) \cdot |\min(A, B, C)-\max(G, H, I)|$
 - (9) $|A+2B+C-G-2H-I|+|A+2D+G-C-2F-I|$
(Sobel オペレータ)
-

a	b
c	d

A	B	C
D	E	F
G	H	I

表3. 1に示す各種の1次微分オペレータは、空間積和演算と他の演算に分解して実行できる。たとえば、表3. 1(9)のSobelオペレータは、図3. 2に示す2個のマスクデータを用いれば、2回の3×3空間積和演算と、2回の絶対値演算、および1回の加算演算で実行することができる。しかし、このようにオペレーションを分解すると、これまで検討した基本アーキテクチャの中では、1度のパイプライン処理で実行できない。この方法では、表3. 1のどの1次微分オペレータでも、空間積和演算を2回以上実行しなければならなくなるので、少なくとも2倍以上の処理時間を必要とすることになる。このために、空間積和演算を実行する回路を2組以上用意しなければ、高速処理は望めない。これは、ハードウェア設計上大きなデメリットである。

そこで、空間積和演算のように、マスクデータによって画素データを変換するのではなく、近傍の画素データによって、注目の画素データを変換することを検討した。ここでは、メモリユニットのRAMからPEへ演算オペランドを供給する代りに、注目の画素データに加えて、近傍の画素データをPEに供給することを考えた。つまり、それぞれのPEには、2バイトずつ画素データが供給されることになる。

1	2	1
0	0	0
-1	-2	-1

1	0	-1
2	0	-2
1	0	-1

図3. 2 Sobelオペレータを実行するためのマスクデータ




図3. 3 PEへのデータ供給方式(2)

PEへの画素データの供給は、表3.1に示す各種の1次微分オペレータを効率よく実行できることを目指して、二つの方式を検討した。一つは図3.3に示すように、二つの8ビット画素データを、ともにSRにより順次遅延させて、それぞれのPEへ供給する方式である。もう一つは図3.4に示すように、PEに供給される一方の画素データは、SRにより順次遅延させられるが、もう一方の画素データを、4個のPEに同時に供給する方式である。前者によれば、表3.1の(1)や(2)のオペレータのように、上下に隣接する二つの画素列間の演算をPEで実行できるようになり、後者によれば、表3.1の(6)や(7)のように、 3×3 のカーネルの中央画素Eを用いる演算を、それぞれのPEで並列に実行できるようになる。

画像処理用LSI-ISPは、図3.1に示すデータ供給方式を基本としているが、図3.3および図3.4のデータ供給方式を実現する上で問題となるのは、新たなデータバスを設けることによって端子数が増加することと、配線面積が増加することである。そこで、図3.3と図3.4のデータ供給方式を採用する上で、端子数や配線面積を増加させない方法を検討した。つまり、図3.1のAバスと同様、図2.20におけるデータユニットへの入力バスを、図3.3、図3.4におけるAバスに用いる一方、図2.20におけるデータユニットからLSI外部への出力バスを、双方向性として、図3.3、図3.4のBバスに転用することにした。この結果、双方向バスの入出力切り換え制御用に、端子数を1本増加するだけで対応できた。

一方、空間積和演算と同様に、演算オペランドを用いて画素データを変換する画像演算でも、拡大・縮小・回転などの移動を行なった場合などに実施される補間演算や、赤・緑・青の光の三原色毎の濃淡値を用いた色彩処理などに対しては、別の角度からの検討が必要である。それは、画素データの同時供給という観点である。空間積和演算や1次微分オペレータの場合、処理対象となるカーネルは、画像走査にともなって移動してゆく。そのた




図3.4 PEへのデータ供給方式(3)

め、図3.1などのようにSRにより画素データを順次遅延してPEに供給するのが有効であった。しかし、補間演算では、演算に用いられる画素データは、基本的には任意であり、SRにより遅延して、PEに規則的に供給することはできないため、逐次的に入力しなければならなくなる。また色彩処理においては、三原色に分解したを3枚の濃淡画像を別々に処理するのでなく、三つの色の濃度値に依存するような処理（たとえば、色彩空間における二つの画素の距離を計算する処理）を行う場合なども、図3.1などのような入力方式では、やはり画素データを逐次的に入力する必要がある。

画素データを逐次的に入力することは、入力サイクルを演算サイクルと切り離して高速化しない限り、データ入力がボトルネックとなって処理速度を低下させることになる。画像処理用LSI-ISPの場合、処理速度の低下を防ぐには、4個のPEへ画素データを供給するために、データ入力および転送速度を、演算速度の4倍にしなければならない。演算サイクルが167nsであることと、用いるプロセス技術が3 μ mCMOS (Complementary Metal Oxide Semiconductor)であることを考えると、これは、ほとんど不可能である。この不都合を解消するため、画素データを並列にPEへ供給することを検討した。

複数の画素データを、並列にPEへ供給する場合に問題となるのは、やはり、入力端子数の増加と配線面積の増加である。4個のPEに8ビットずつ画素データを供給するとすると、入力端子数は合計32本必要になる。この内16本は、図3.3などのように、図2.20におけるデータユニットへの入出力バス、AおよびBバスをそのまま利用できる。また残りの16本については、図2.20におけるリンケージユニットへの入力バス、LIバスを用いることにした。これにより、新たに端子を増設する必要は生じない上、既設のデータバスの一部を共用でき、配線面積の増加を必要最小限に抑えることができる。ただし、2個以上のLSIを使用する場合、LSI間のリンケージ処理を実行することはできない。




図3.5 PEへのデータ供給方式(4)

これらの検討の結果、4個のPEに、それぞれ1バイトの画素データを別々に供給できるよう、図3.5に示すデータ供給方式も合わせて採用することにした。図3.5におけるA、B、LIバスは、それぞれ図2.20における、データユニットへの入力バス、データユニットから外部への出力バス、リンケージユニットへの入力バスに対応させた。

ここで一つ考慮に入れなければならないのが、稼動するPEの選択についてである。なぜなら、空間積和演算、1次微分演算、補間演算、色彩演算のいずれにおいても、LSI内の4個のPEをすべて使用するとは限らないからである。たとえば、3個のISPを用いて 3×3 のカーネルを処理する場合、ISP内で用いられるPEは、それぞれ3個だけである。そこで、使用するPEを外部から任意に選択する方法を検討した。基本的には、端子数を増加させないことを重視して、演算回路の機能指定と同様に、LSIに内蔵するプログラマブル制御レジスタにより、稼動するPEを選択できる方式を採用した。制御レジスタ内に、PEそれぞれに対して2ビットの制御ビットを確保し、PEの稼動および停止を独立して指定できるようにした。(停止時のPE出力値は、0、 $2^{15}-1$ 、もしくは -2^{15} から選択できる。)つまり、それぞれのPEは、

- ① 所定の演算を実行し、結果を出力する。
- ② 0の値を出力する。
- ③ $2^{15}-1$ の値を出力する。
- ④ -2^{15} の値を出力する。

のいずれかを、他のPEと独立に実行する。これにより、任意の形状のカーネルによる近傍演算を実行できることになる。

以上論じた内容は、濃淡画像、もしくは3枚の濃淡画像から成ると見れる色彩画像の処理に適合する。もちろん、1画素が1ビットから成る2値画像に対しても、ビット幅の小さな濃淡画像として処理することも可能である。しかし、8画素を1単位として、濃淡画




図3.6 PEへのデータ供給方式(5)

像の一つの画素に対応させて処理の方が効率がよい。この方法では、1個のLSIで、8ビット×4PE、合計32画素の2値データを並列に処理できる。しかしこの場合、上に述べた稼動PEの選択だけでは、任意の形状のカーネルを形成することはできないという問題がある。

任意形状のカーネルを形成するためには、ビット単位でのカーネル指定手段が必要である。ビット単位の指定となると、そのための情報としてそれぞれのPEへ、新たにもう1バイトのデータを供給しなければならない。このカーネル指定用データの供給方法には、LSI外部から供給する方法と、あらかじめ内部に記憶しておく方法とが考えられるが、端子数を増加させないことを優先させると、後者の方法を探らざるを得ない。カーネル指定用データをLSI内部に記憶する方法には、専用のレジスタを用意する方法と、荷重係数用のRAMを兼用する方法とがある。しかし、前章で述べたPE節約方式によるカーネル拡張にも対応できる上、ハードウェアの増加を抑える上で効果のある、RAMからのデータ供給方式を採用した。

つまり、2値画像処理におけるカーネルを任意の形状に設定できるよう、図3.6に示すように、メモリユニットのRAMからそれぞれのPEに、2バイトのデータを供給することにした。1バイトはカーネル指定用、もう1バイトを演算オペランド用である。図3.6において、演算オペランド用のデータは、RAMから直接PEに供給されるが、カーネル指定用のデータは、画素データとビット毎に論理積がとられた後、PEへ入力される。[13]。

3. 2. 3 機能的観点からの検討

機能的な観点からは、前項で検討した構成におけるデータフローを基にして、種々の画像演算の実行に必要とされる演算機能を検討することにする。ここでは、局所近傍演算として分類される代表的な演算として、空間積和演算や表3. 1に示した各種の1次微分オペレータのほか、表3. 2に定義される各種の濃淡および色彩画像演算、さらに、2値画像演算としてパターンマッチング機能を取りあげる[14]。そして、これらの画像演算を実現する上から、プロセッサユニットのPEの担う画素データ変換機能、リンケージユニットの4入力ALUの担う変換データ統合機能、リンケージユニットの2入力ALUの担う統合データ再統合機能、に要求される演算オペレーションについて論ずる。

表3. 2 各種の濃淡および色彩画像演算

空間積和演算	$g(x, y) = \sum_{i=1}^n \sum_{j=1}^m w_{ij} \cdot f(x+i-1, y+j-1)$
残差検定法	$g(x, y) = \sum_{i=1}^n \sum_{j=1}^m t_{ij} - f(x+i-1, y+j-1) $
4点線形補間	$g(x, y) = (1-\Delta x)(1-\Delta y) \cdot f(i, j)$ $+ \Delta x(1-\Delta y) \cdot f(i+1, j)$ $+ (1-\Delta x)\Delta y \cdot f(i, j+1)$ $+ \Delta x\Delta y \cdot f(i+1, j+1)$
色彩濃度変換	$g(x, y) = \alpha R(x, y) + \beta G(x, y) + \gamma B(x, y)$
色彩距離演算	$g(x, y) = \sqrt{\{\alpha - R(x, y)\}^2 + \{\beta - G(x, y)\}^2 + \{\gamma - B(x, y)\}^2}$ <p> f: 濃淡入力画像 g: 濃淡出力画像 w, α, β, γ: 荷重係数 t: テンプレートデータ R: 色彩画像 Red 成分濃度 G: " Green " B: " Blue " Δx: 隣接画素 $f(i, j)$ との x 軸方向の差異 Δy: " " との y 軸方向の差異 </p>

表3. 3は、上記の各種画像演算の実行につき、要求される演算オペレーションを、プロセッサユニットとリンケージユニットの担う三つの機能に分割した結果を示す。表3. 3からは次の五つの結論が得られる。

- (1) 画素データ変換機能、変換データ統合機能、統合データ再統合機能、のいずれの機能も、連続する二つの演算部で実現できる。
- (2) 画素データ変換機能に対しては、加減算を主なオペレーションとする演算部と、乗を主なオペレーションとする演算部が必要である。
- (3) 変換データ統合機能と統合データ再統合機能に対しては、加減算を主なオペレーションとする演算部と、絶対値算出オペレーションを備えた演算部が必要である。
- (4) 統合データ再統合機能には、S Q R T (square root)機能も要求される。
- (5) いずれの演算部にも、入力データをそのまま出力するNOP (no operation)機能が要求される。

これらの結果を踏まえ、さらに他の画像演算の実行を考慮して、三つの機能を担う、プロセッサユニットのPEやリンケージユニットのALUの、演算回路構成を決定することにした。

表3. 3 各機能に要求される演算オペレーション

画 像 演 算	画素データ 変換機能	変換データ 統合機能	統合データ 再統合機能
一次微分オペレータ (1)	-, *	NOP	+, $\sqrt{\quad}$
" (2)	-,	NOP	+
" (3)	+/-	+/-,	+, 1/2
" (6)	-,	+	+
" (7)	-,	max	max
" (8)	NOP	min/max	-,
空間積和演算	*	+	+
残差検定法	-,	+	+
4点線形補間	*	+	+
色彩濃淡変換	*	+	+
色彩距離演算	-, *	+	+, $\sqrt{\quad}$
パターンマッチング	ENOR, CNT	+	+

+: 加算
-: 減算
*: 乗算
 $\sqrt{\quad}$: 平方根

max: 最大値抽出
min: 最小値抽出
||: 絶対値抽出
1/2: 1/2を乗ずる

NOP: no operation
ENOR: 排他的論理和の否定
CNT: ビット"1"の総数計算
+/-: 加算もしくは減算

3.3 多機能性を実現するアーキテクチャ

3.3.1 演算データの構成制御

第3.2.2項の検討を踏まえて決定した、画像データと演算オペランドの制御構成を図3.7に示す。同図は、データユニット、メモリユニットのRAM、および4個のPEの一部などを含んでいる。図3.7には二つの歪み補正バッファがあるが、Aバスのものは、LSI間のパイプライン処理を可能にするものであり、Bバスのものは、Aバスとの時間歪みを補正するものである。Bバスの歪み補正バッファは、データユニットのデータ制御と合わせて、表3.1に示した各種の1次微分オペレータの実行を可能にしている。

メモリユニットのRAMは、2値画像処理におけるカーネルの任意性を保つため、PE1個に対して2バイト、合計8バイトのデータを並列に読み出させる構成でなければならない。しかし、並列に読み出す8バイトの半分の4バイトは、2値画像処理におけるカーネル指定以外の用途に用いられないことがないため、通常の並列読み出し構成とすると、RAM容量の半分は、ほとんどの処理で用いられないものとなり、面積の使用効率が悪くなる。チップサイズの小型化からは、RAMの容量を減らしたい一方、前章で述べたPE節約方式によるカーネル拡張を考えると、大きな容量のRAMが望ましいことは言うまでもないことである。この相反する要求を満たすため、すべてのデータを、4バイト単位で個々に読み出せるだけでなく、一つのアドレスで、4バイト単位のデータを2組読み出すことも可能なRAMの構成とした。

メモリユニットのRAMは、図3.8に示すように、四つのブロックMB (Memory Block) から成っていて、プロセッサユニットの4個のPEに、それぞれ対応づけられている。それぞれのMBは、チップサイズの点から16word×8bitの構成とし、アドレス信号はすべてのMBに共通とした。読み出しアドレスは、LSI外部から4ビットで与えられ、それぞれのMBは、1アドレス1ワード、もしくは1アドレス2ワードの読み出しを行う。1アドレス2ワードの場合、読み出しアドレスをx番地とすると、それぞれのMBのx番地の内容が、演算オペランドとして読み出され、また同時に、 $[x+8] \bmod 16$ 番地の内容が、2値画像処理用のカーネル指定データとして、対応するPEへ読み出される。つまり、1アドレス2ワード読み出しにより、2値画像のパターンマッチング処理において、RAM容量の半分を荷重係数用として、残りの半分をカーネル指定用として使用できることになる。

なお、メモリユニットのRAMへのデータ書き込みは、端子数の増加を避けるため、リンケージユニットへの入力バスである16ビットのLIバスを用いている。この時のLIバスのビット構成を図3.9に示す。同図に示すように、ビット0-7は書き込みデータであり、ビット8-11は書き込みMBを指示し、ビット12-15は書き込みアドレスである。つまり、ビット8-11のうちの複数ビットを1にすることにより、複数のMBの同一アドレスへ、同じデータを同時に書き込むことができる[15]。




図3.7 画像データと演算オペランドの制御構成




図 3. 8 メモリユニットの構成




図 3. 9 メモリユニットへ書き込む際のリンケージ
ユニット入力バスのビット構成

3.3.2 演算回路の構成とその機能

第3.2.3項の検討を踏まえて決定した、ISPのプロセッサユニットとリンケージユニットの演算回路構成を、図3.10に示す。また、それぞれの演算回路の機能を表3.4に示す。

図3.7に示すように、それぞれのPEには、データユニットやメモリユニットなどから、合計5バイトの演算データが与えられる。それらは、結局2バイトに選択（および結合）されて、PEの前段のALU(A)に入力される。ALU(A)は、加減算のほか、ビット単位での論理演算と、入力データをそのまま出力するNOP機能を有している。

ALU(A)の出力は、PEの後段のALU(B)に入力される。ALU(B)は、乗算のほか、絶対値算出機能や、“High”レベルのビット数をカウントする機能、NOP機能などを有している。ALU(B)の演算結果は、16ビットでリンケージユニットに出力される。




図3.10 プロセッサユニットとリンケージユニットの演算回路構成

カーネルの形成に必要としないPEに対しては、ALU(B)の出力はキャンセルされ、リンクージュニットでの演算に影響を与えないデータ（たとえば、加算に対する0）が出力される。

図2.20に示すリンクージュニット内の4入力ALUは、図3.9では、三つのAU(C) (Arithmetic Unit C) と一つのAU(D)に分割されている。AU(C)は加減算などの機能を有し、AU(D)は絶対値算出のほか、 2^n （nは0から8の整数）による除算の機能を有する。

図2.20に示すリンクージュニット内の2入力ALUは、図3.10では、AU(E)とAU(F)の二つの演算回路に分割されている。AU(E)の機能はAU(C)のそれと、AU(F)の機能はAU(D)のそれと同じである。なお、特定の演算のためにチップ面積が増加するのを避けるため、SQRT機能は削除した。

以上述べたそれぞれの演算回路は、図3.10に示すようにレジスタで分離されており、それぞれが一つのパイプラインステージを構成している。すなわち、プロセッサユニットとリンクージュニットで構成されるパイプライン段数は、合計8段になる。

表3.4 それぞれの演算回路の機能

演算回路	処 理 機 能			
A	ADD OR	SUB EOR	AND ENOR	NCP
B	MUL ABS*	MAX NEG**	MIN CNT****	NOP
C	ADD	SUB	MAX	MIN
D	ABS*	DIV	NOP	
E	ADD	SUB	MAX	MIN
F	ABS*	DIV	NOP	

* ABS: Absolute value

** NEG: Negative value

*** CNT: High-level-bit counting

3.4 ISPの処理機能

前節で論じたように、ISPは、画像データの入力方式の選択と、内部演算回路の機能の組み合わせとにより、多くの画像処理機能を実現することが可能となっている。しかも、これら多くの画像処理機能は、ISPの並列処理・パイプライン処理を妨げないため、 256×256 画素サイズ程度の画像ならば、TVカメラからの信号転送速度（ビデオレート）で、高速に処理することができる。なお、種々の画像処理機能は、コントロールユニット内のプログラマブル制御レジスタの内容を変更するだけで選択できるため、汎用性のある画像処理システムの構築が可能である。

表3.5に、ISPの主な画像処理機能を示す。表3.5に示すように、ISPは、2値・濃淡・色彩画像に対して、種々の基本演算を実行することができる。以下、表3.5のそれぞれの処理機能について、簡単に述べる。

3.4.1 2値画像処理機能

2枚の画像を入力データとして、それらの画像の同じ（もしくは、重なる）位置にある画素間の論理演算は、ISP内の1個のPEを用いて、1画素単位から最大8画素単位で実行できる。たとえば、図3.3の構成において、画像データをAバスとBバスから入力し、左端のPEのALUを用いて実行すればよい。

3×3 画素のカーネルにおいて、1画素でも“1”（黒）があれば、 3×3 のカーネルの中央画素データを“1”に変える膨張（dilation）や、その逆に、1画素でも“0”（白）があれば、中央画素データを“0”に変える収縮（erosion）の処理は、ISP内の3個のPEを用いることにより実行される。たとえば、図3.1の構成において、あらかじめ、それぞれのRAMに $(11100000)_2$ のデータを書き込んでおく。そして、そのデータとAバスから入力される画像データとを、PEで論理積（AND）を行った後、結果のビット列の中の“1”の総数を計算する。この“1”の総数が、0か否か、もしくは9か否かを、エバリュエーションユニットで確かめることにより実行できる。膨張処理では、“1”の総数が0の時、中央画素を“0”と変換し、1以上の時“1”とする。一方、収縮処理の場合、“1”の総数が9の時、中央画素を“1”とし、8以下の時“0”と変換する。

テンプレートを用いたパターンマッチングの処理は、ISP1個で、 8×4 画素の処理が一度に実行できる。またカーネルは、ISPの追加や時分割処理により拡張できる。パターンマッチングについては、第5章において、ISPのシステム構築例で取り上げる。

3.4.2 濃淡画像処理機能

2枚の画像を用いる画像間の算術演算は、2値画像の画像間論理演算と同様に、ISP内の1個のPEを用いて実行できる。たとえば、図3.3の構成において、AバスとBバスから画像データの入力し、左端のPEのALUを用いて実行すればよい。

空間積和演算に対しては、1個のISPで、 1×4 画素の処理が可能である。ISPの追加や時分割処理によって、カーネルを拡張できる。この演算については、第5章において、ISPのシステム構成例で取り上げる。

1次微分オペレータとしての各種の非線形近傍演算は、複数回の空間積和演算に分解するか、もしくは、図3.3や図3.4の構成において実行できる。この演算についても、第5章において、ISPのシステム構築例で取り上げる。

画像の表示において、通常、個々の画素にはある面積を与えるが、演算の上では、画像平面上の一つの座標点で代表する。補間演算とは、濃度値が既知の座標（画素）以外の座標点の濃度値を、その座標点の近傍の、既知濃度値から算出する演算である。一座標点の補間を行うとき用いる濃度値が既知の画素の数によって、4点線形補間、9点2次補間、

表3.5 ISPの代表的処理機能

画 像	演 算													
2 値画像	<ul style="list-style-type: none">・ 画像間論理演算 (AND, OR, EOR, ENOR)・ 膨張／収縮・ パターンマッチング													
濃淡画像	<ul style="list-style-type: none">・ 画像間算術演算 (Addition, Subtraction)・ 空間積和演算 (平滑, ラプラシアン, etc)・ 非線形近傍演算 <table border="1"><tr><td>a</td><td>b</td></tr><tr><td>c</td><td>d</td></tr></table> <ul style="list-style-type: none">・ $a-d + b-c$・ $(a-d)^2+(b-c)^2$・ $[a-b+c-d + a+b-c-d]/2$ <table border="1"><tr><td>A</td><td>B</td><td>C</td></tr><tr><td>D</td><td>E</td><td>F</td></tr><tr><td>G</td><td>H</td><td>I</td></tr></table> <ul style="list-style-type: none">・ $A+B+C-G-H-I + A+D+G-C-F-I$・ $E-A + E-C + E-G + E-I$・ $E-B + E-D + E-F + E-H$・ $A+2B+C-G-2H-I + A+2D+G-C-2F-I$・ $\max(A, B, C, D, F, G, H, I)-E$ <p>etc.</p> <ul style="list-style-type: none">・ 4 点線形補間演算・ 9 点 2 次補間演算・ 16 点 cubic 補間演算・ 残差検定法・ 固定 2 値化処理・ 浮動 2 値化処理・ 擬似メディアン・フィルタリング<ul style="list-style-type: none">・ $\max[\min(A, B, C), \min(D, E, F), \min(G, H, I)]$・ $\min[\max(A, B, C), \max(D, E, F), \max(G, H, I)]$	a	b	c	d	A	B	C	D	E	F	G	H	I
a	b													
c	d													
A	B	C												
D	E	F												
G	H	I												
色彩画像	<ul style="list-style-type: none">・ 原色間演算 (ex. $R-G + G-B + B-R$)・ 濃度変換 ($\alpha R+\beta G+\gamma B$)・ 色彩系変換 $\begin{bmatrix} R \\ G \\ B \end{bmatrix} = \begin{bmatrix} & & \\ & M & \\ & & \end{bmatrix} \begin{bmatrix} x \\ y \\ z \end{bmatrix}$・ 色彩距離演算<ul style="list-style-type: none">・ $R-\alpha + G-\beta + B-\gamma$・ $(R-\alpha)^2+(G-\beta)^2+(B-\gamma)^2$													

16点 cubic convolution 補間などが提案されている[16,17]。図3.11は、入力画像 $f(x)$ に何らかの変換処理を施して、出力画像 $g(y)$ を生成する例を示し、また、図3.12は、出力画像の画素である y_{22} の濃度値の求め方を模式している。

図3.12において、縦方向の線分は、その座標点の濃度値を表している。図3.12(a)の最近傍近似においては、画素 y_{22} に最も隣接している画素 x_{22} の濃度値で近似している。図3.12(b)の4点線形補間演算では、画素 y_{22} の周辺の4個の画素の濃度値を、直線で補間して求めている。図3.12(c)の9点2次補間演算においては、画素 y_{22} の最近傍画素 x_{22} を中心とする9個の画素の濃度値を、2次曲線を用いて補間している。図3.12(d)の16点 cubic convolution 補間演算では、画素 y_{22} に隣接する16個の画素の濃度値を、sinc 関数で補間して求めている。

これらの補間演算は、濃度値が既知の画素までの距離に依存する係数と、その画素の濃度値との積を総和する積和演算で実行できる。たとえば、4点線形補間演算における濃度値の算出式は、表3.2のように表すことができる。ISPにおいては、それぞれの画素までの距離に依存する係数を、荷重係数としてメモリユニットのRAMに記憶しておき、近傍4画素の濃度値を入力データとする積和演算を実行することによって、この補間演算を実行できる。この時必要なPE数は近傍画素数と同じ4個なので、図3.5の構成で動作させるならば、必要なISPは1個でよい。しかしメモリユニットは、個々のPEに対してそれぞれ16バイトの記憶容量しか持たないので、16通りの荷重係数しか記憶できず、その結果、ISP1個では、近傍4画素内を16個の座標点で近似して補間せざるをえない。そこで、よりきめ細かな補間演算を実行するには、複数個のISPを用いることになる。たとえば、4個のISPを用いれば、64通りの荷重係数を記憶でき、近傍4画素内を64個の座標点で近似して補間することが可能になる。






図3.11 画像変換の例




(a) 最近傍近似




----- は直線

(b) 4点線形補間



----- は2次曲線

(c) 9点2次補間



----- は sinc 関数による補間曲線

(d) 16点 cubic convolution 補間

(a) ~ (d) で、縦の線分はそれぞれの画素の濃度値を示す。

図 3. 1 2 補間演算

残差検定法とは、濃淡画像におけるテンプレート・パターンマッチングであり、その演算式は、表 3. 2 のように示される。演算オペレーションが積和と残差（画素間の濃度差の総和）で異なるほか、システム構成およびカーネル拡張などについては、空間積和演算と同じである。

2 値化処理は、次章で詳しく論ずるエバリュエーションユニット内の比較回路により実行される。固定 2 値化処理は、エバリュエーションユニットの閾値レジスタに閾値を設定することで実行できる。一方、浮動 2 値化処理は、いくつかの近傍画素の濃度値の平均と、対象画素の濃度値との差を固定 2 値化処理することで実行できる。つまり、図 3. 4 の構成において、近傍画素データを A バスに、対象画素データを B バスに入力し、それぞれの P E で減算を実行させ、リンケージユニットで（加算+シフト除算により）平均値を求める。その結果をエバリュエーションユニットで、固定 2 値化することになる。近傍画素数が 5 個以上の時は、複数個の I S P を用いることになる。

また、擬似メディアンフィルタリング処理とは、まず、 3×3 のカーネルのそれぞれの行について最大（もしくは最小）の濃度値を持つ画素データを抽出し、そのデータ間において最小（もしくは最大）の濃度値で、カーネルの中央の画素データを変換する演算である。この場合、P E では演算せず、すべての処理はリンケージユニットにおいて実行される。カーネルの拡張は、P E 増設方式においても P E 節約方式において可能である。

3. 4. 3 色彩画像処理機能

色彩画像は、複数の濃淡画像から成っているため、個々の濃淡画像でみれば、前項で述べた濃淡画像処理機能のすべてを適用できる。ここでは、色彩画像に固有の処理機能について述べる。

色彩画像を、光の三原色である赤・緑・青に分解すると、それぞれの画素について、三色の濃度値を用いての演算ができる。濃淡演算の処理機能である積和演算や残差検定法などを応用することにより、濃度変換処理や色彩空間上での距離演算などが実行できる。たとえば表 3. 2 に示す色彩距離演算は、図 3. 5 の構成において、P E を 3 個用いて実行できる。I S P の R A M には、あらかじめ標準色の 3 原色値、 α 、 β 、 γ を書き込んでおく。色彩画素データは、A、B、および L I バスから入力され、P E において、R A M から読み出されたデータとの差および自乗が計算される。その結果がリンケージユニットで加算され、出力データとなる。（この数値の平方根が最終結果であるが、平方根の機能は I S P にはない。）

また、複数の積和演算で実行できるマトリックス演算により、色彩系の変換処理も可能である。たとえば、C I E（国際照明委員会）で規定している X Y Z 表色系は、R G B 表色系から下記の演算式で求められる[17]。

$$\begin{bmatrix} X \\ Y \\ Z \end{bmatrix} = \begin{bmatrix} 0.62 & 0.17 & 0.18 \\ 0.31 & 0.59 & 0.11 \\ 0 & 0.066 & 1.02 \end{bmatrix} \begin{bmatrix} R \\ G \\ B \end{bmatrix}$$

この演算は、3個のISPを用いて実行できる。それぞれのISPは、図3.5の構成において、互いに独立してX、Y、およびZの値を計算することになる。荷重係数は、あらかじめRAMに格納しておき、R、G、およびBの濃度値は、それぞれA、B、およびLIバスから入力され、PEにおいて乗算が、リンケージユニットにおいて加算が実行される。

3.5 まとめ

一般産業のさまざまな分野に、画像処理用LSI-ISPが適用できるよう、2値・濃淡・色彩画像に対する種々の基本的な局所近傍演算を実行できる、多機能化を検討した。前章で論じたように、ISPの基本アーキテクチャは、濃淡画像の最も基本的な処理である空間積和演算を題材として決定されている。本章では、この基本アーキテクチャの上で、種々の基本演算を実行することを論じた。

基本アーキテクチャからは、次の点が明らかである。

- (1) プロセッサユニットのPEは、画素データを変換する機能を担う。
- (2) リンケージユニットの4入力ALUは、変換されたデータを統合する機能を担う。
- (3) リンケージユニットの2入力ALUは、統合されたデータを再統合する機能を担う。

そこで、これら三つの構成的機能を念頭に置いて、まずLSP内の構成要素の有機的な結合に着目した構造的アプローチを採り、次にそれぞれの構成要素に持たせる機能内容に着眼した機能的アプローチを採った。

構造的アプローチにおいては、プロセッサユニットのPEへのデータ供給方式に検討を加え、次の五つのデータ供給方式を採用した。

- (1) それぞれのPEに、8ビットの画像データと8ビットの演算オペランドを与える。画像データはSRを介して、演算オペランドはRAMから供給される。(図3.1)
- (2) それぞれのPEに、16ビットの画像データが与えられる。画像データは8ビットずつに分けられ、いずれもSRを介して供給される。(図3.2)
- (3) それぞれのPEに、16ビットの画像データが与えられる。画像データは8ビットずつに分けられ、一方はSRを介して、他方は直接すべてのPE共通に供給される。(図3.3)
- (4) それぞれのPEに、8ビットの画像データと8ビットの演算オペランドを与える。画像データはそれぞれのPE別々に、LSI外部から直接供給される。演算オペランドはRAMから供給される。(図3.4)
- (5) それぞれのPEに、8ビットの画像データと8ビットの演算オペランド、さらに8ビットのカーネル指定データが与えられる。画像データはSRを介して、演算オペランドとカーネル指定データはRAMから供給される。(図3.5)

機能的アプローチにおいては、まず2値・濃淡・色彩画像に対する種々の基本演算を、個々の演算オペレーションのレベルで、画素データ変換機能、変換データ統合機能、統合データ再統合機能の三つの構成的機能に分割した。そして、分割された演算オペレーションを実行できるよう、プロセッサユニットとリンケージユニットの演算回路の構成と、それぞれの機能を次のように決定した。(図3.9)

- (1) プロセッサユニットのPEは、加減算を主な機能とするALU(A)と、乗算を主な機能とするALU(B)から構成する。
- (2) リンケージユニットの4入力ALUは、加減算を主な機能とする三つのAU(C)と、絶対値算出機能を有する一つのAU(D)から構成する。
- (3) リンケージユニットの2入力ALUは、加減算を主な機能とするAU(E)と、絶対値算出機能を有するAU(F)から構成する。

これらの結果、並列処理・パイプライン処理を併合した基本アーキテクチャ上で、2値・濃淡・色彩画像に対する種々の基本演算の実行が可能となった。

3. 6 第3章の参考文献

- [1]福島 忠、小林芳樹、平沢宏太郎、坂東忠秋、江尻正員、柏岡誠治、桑原 洋：画像処理用LSI-ISPの開発、情報処理学会第26回全国大会講演論文集、pp.939～940 (1983)。
- [2]福島 忠、小林芳樹、平沢宏太郎、坂東忠秋、江尻正員：画像処理用LSI-Image Signal Processorのアーキテクチャ、電子通信学会論文誌(C)、Vol. J66-C, No. 12, pp.959～966 (1983)。
- [3]福島 忠、小林芳樹、平沢宏太郎、坂東忠秋、柏岡誠治、加藤 猛：多機能性を実現する画像処理用LSI-ISPのアーキテクチャ、情報処理学会論文誌、Vol. 25, No. 5, pp.728～735 (1984)。
- [4]Fukushima, T., Kobayashi, Y., Hirasawa, K., Bando, T., Ejiri, M. and Kuwahara, H. : An Image Signal Processor, IEEE ISSCC Digest of Technical Papers, Vol.26, pp.258～259 (1983)。
- [5]Roberts, L. G. : Machine Perception of Three Dimensional Solids, in Tippett, J. T., et al. (ed.) Optical and Electro-Optical Information Processing, MIT Press, p.159 (1965)。
- [6]Forsen, G. E. : Processing Visual Data with an Automaton Eye, Cheng, G. C., et al. (ed.) Pictorial Pattern Recognition, Thompson, Washington, p.471 (1968)。
- [7]Rosenfeld, A. and Thurston, M. : Visual Texture Analysis 2, University of Maryland Computer Science Center Technical Report 70-129 (1970)。
- [8]Ejiri, M., Uno, T., Yoda, H., Goto, T., and Takeyasu, T. : A Prototype Intelligent Robot That Assembles Objects from Drawings, IEEE Transactions, Vol. C-21, No. 2, p.161 (1972)。
- [9]Kelly, M. D. : Edge Detection in Pictures by Computer Using Planning, in Machine Intelligence, Edinburgh University Press, No. 6, p.397。
- [10]Rosenfeld, A. : Picture Processing by Computer, Academic Press, New York (1969)。
- [11]長尾 真、金出武雄：パターン認識における縁・線の抽出、電子通信学会誌、Vol. 55, No. 12, pp.1618～1627 (1972)。
- [12]長尾 真：画像処理論、コロナ社 (1983)。
- [13]福島 忠、加藤 猛：画像処理用LSI-ISPとその応用、O plus E、No. 5, pp.76～86 (1984)。
- [14]柏岡誠治、江尻正員、坂本雄三郎：時分割パターン認識技術による群制御トランジスタ組立システム、電気学会論文集(C)、Vol. 96, No. 1, pp.9～16 (1976)。
- [15]Fukushima, T. : Image Signal Processor Computes Fast Enough for Gray-Scale Video, Electronic Design, Vol.32, No.20, pp.209～215(1984)。

- [16]井原廣一、山本康成：地球観測衛星（ランドサット）画像の精密補正技術、電気学会雑誌、Vol. 101, No. 4, (1981).
- [17]田村秀行（監修）：コンピュータ画像処理入門、総研出版（1985）.

第4章 マルチマスクオペレーション への対応

4.1 まえがき

画像処理の一般産業への実用化を目指した画像処理用LSI-ISPは、①ビデオレートでの高速処理、②任意の大きさへのカーネルの拡張性、③各種の基本演算を実行できる多機能性、を目標とした[1, 2]。①の高速処理は、並列処理とパイプライン処理により、②の拡張性は、PE増設方式とPE節約方式の二つのカーネル拡張方式により、③の多機能性は、PEへのデータ供給方式と演算回路の機能分割により、それぞれ実現した[3, 4]。

しかし、実際の応用面からみると、画像処理システムの一素子であるLSIには、上記の三つとは異なった角度からの要望がある。それは、いかに経済的なシステムの構築を可能にするか、という点である。第2章、第3章で検討された内容を持つLSIで処理可能であっても、経済性を備えなければ実際的ではない。

第3章では、画像処理LSIの多機能性について論じたが、空間積和演算やパターンマッチングなどのように、演算オペランドとしてのマスクデータを用いるマスク演算も数多い。ここでいうマスクデータとは、空間積和演算における荷重係数や、パターンマッチングにおける標準図形としてのテンプレートなどである。

しかし、これまでの議論では、切り出したカーネルと演算するマスクデータは、1個であることが前提であった。ところが、2個以上のマスクデータを用いるアルゴリズムも、これまで数多く提案され、その有用性も実証されている。たとえば、8個の差分型マスクを用いて、その最大出力値からエッジの強度や方向を求めるものとして、Prewitt[5]、Kirsch[6]、Robinson[7]、などのテンプレート型オペレータがある[8]。また、半導体チップの自動ワイヤボンディング装置では、複数のテンプレートを用いた複合パターンマッチングがある[9]。複合パターンマッチングでは、 $\pm 15^\circ$ 程度の回転ずれを許容する、位置検出を実現している。

このような複数個のマスクデータを用いるマスク演算—以下、マルチマスクオペレーション(multi-mask operation)と呼ぶ—は、いくつかの単一マスクによる演算と、その結果間の演算に分割すれば、充分に処理可能である。しかし、それが必ずしもシステムの経済性に結びつくとは限らない。この場合、画像メモリ参照のオーバーヘッド、演算回路の付加などを考えると、画像処理用LSIにワンチップ化できるのが好ましいといえる。

以上の観点から、ここでは、これまで論じたISPのアーキテクチャを損うことなく、マルチマスクオペレーションを効率よく実行できる方法を考察し、アーキテクチャ上の改善を検討する。

4. 2 マルチマスクオペレーションの処理方針

ある原画像からカーネルを形成する画素を切り出して、局所近傍演算を施す場合、通常マスクデータとのマスク演算となる。たとえば空間積和演算では、マスクデータとして荷重係数が用意され、切り出された画素データは、荷重係数と掛け合わされた後、加算される。この時、一つの画像処理で用いられるマスクデータが、平滑化オペレータやラプシアンオペレータなどの単一のものと、Prewittオペレータのテンプレート型のような複数のものとに分けられる。ここでは、前者をシングルマスクオペレーション、後者をマルチマスクオペレーションと呼んで区別する。シングルマスクオペレーションのいくつかを図4. 1に[12,13]、また代表的なマルチマスクオペレーションを表4. 1に[5~9]、それぞれ示す。

表4. 1の中で、Prewitt、Kirsch、Robinson、のテンプレート型オペレータはよく知られている。これらは、 3×3 のカーネルに8個の差分型マスクを掛け合わせ、その最大値をエッジの強度として、またその時のマスクが M_i ならば、 i をエッジの方向として出力するものである。

0	1	0
1	-4	1
0	1	0

1	1	1
1	-8	1
1	1	1

0	0	0	1	1	1	0	0	0
0	0	0	1	1	1	0	0	0
0	0	0	1	1	1	0	0	0
1	1	1	-4	-4	-4	1	1	1
1	1	1	-4	-4	-4	1	1	1
1	1	1	-4	-4	-4	1	1	1
0	0	0	1	1	1	0	0	0
0	0	0	1	1	1	0	0	0
0	0	0	1	1	1	0	0	0

(a) ラプシアンオペレータ

1	1	1
1	1	1
1	1	1

(b) 平滑化オペレータ

0	-1	0
-1	5	-1
0	-1	0

(c) 高域強調オペレータ

図4. 1 シングルマスクオペレーションの例

表4. 1 代表的なマルチマスクオペレーション

入力画像	名 称	内 容	マ ス ク デ ー タ
2 値	複合パターン マッチング	複数個の標準パターンと照合 して、最もよく一致した標準 パターンと、その時の一致度 を求める	任 意
濃 淡	Prewittオペレータ (テンプレート型)	M0～M7のマスクを3×3のカ ーネルに掛け合わせ、その最 大値をエッジ強度とし、その 時のマスクがMiならば、エッ ジ方向をiとする	<div>M0</div> <div>M1</div> <div>M2</div> <div>M3</div> <div>M4</div> <div>M5</div> <div>M6</div> <div>M7</div>
	Kirschオペレータ		<div>5 5 5</div> <div>5 5 -3</div> <div>5 -3 -3</div> <div>-3 -3 -3</div> <div>-3 0 -3</div> <div>5 0 -3</div> <div>5 -3 -3</div> <div>-3 -3 -3</div>
	Robinsonオペレータ		<div>1 2 1</div> <div>2 1 0</div> <div>1 0 -1</div> <div>0 -1 -2</div> <div>0 0 0</div> <div>1 0 -1</div> <div>2 0 -2</div> <div>1 0 -1</div>
	Prewitt オペレータ (ディファレンシャル型)	エッジ強度およびエッジ方向 を求める	<div>SX</div> <div>SY</div>
	Sobel オペレータ		<div>(エッジ強度) = $\sqrt{SX^2 + SY^2}$ or $SX + SY$</div> <div>(エッジ方向) = $\tan^{-1}(SY/SX)$</div>
色 彩	色彩距離に よる分類	複数個の標準色と照合して、 色彩距離がある許容範囲の時、 その標準色として分類する	$D_i = \sqrt{(R - \alpha_i)^2 + (B - \beta_i)^2 + (G - \gamma_i)^2} \text{ or } R - \alpha_i + B - \beta_i + G - \gamma_i $ D_i : クラス i の標準色からの色彩距離 R, B, G : 入力画素の光の3原色の各濃度値 $\alpha_i, \beta_i, \gamma_i$: クラス i の標準色の光の3原色の各濃度値

このようなマルチマスクオペレーションの処理方式は、次の二つの観点から分類できる。第一は、一つのマスクデータに関する演算の、全画面にわたっての実行を、マスクデータの数と等しい回数繰り返すのか、もしくは、一つのカーネルを切り出す毎に、用意したすべてのマスクデータとの演算の実行を、全画面にわたって繰り返すのか、という点である。第二は、個々のカーネルに対して、用意したすべてのマスクデータとの演算を終えて、マスクデータと同数の演算結果を求めた後、その演算結果間の演算を一度に実行するのか、もしくは、一つのカーネルを切り出し、一つのマスクデータとの演算を終了する毎に、マスク演算結果間の演算も実行してゆくのか、という点である。

上記の二つの観点の組み合わせから、マルチマスクオペレーションの処理形態は、次の4通りが考えられる。

- (1) マスクデータの数と同数のフレームメモリを用意し、先ずマスクデータ毎に全画面の処理を実行し、演算結果をフレームメモリに記憶する。そして、その後フレームメモリ間の演算を実行する。
- (2) 1枚のフレームメモリを用意し、先ず一つのマスクデータの処理を全画面にわたって実行し、演算結果をフレームメモリに記憶する。そして、二つ目以降のマスクデータの演算は、カーネル毎に演算結果が求められるつど、その演算結果はフレームメモリの内容とさらに演算されて、その結果がフレームメモリの内容を更新する。
- (3) マスクデータの数と同数の一時記憶レジスタを用意し、一つのカーネルについてすべてのマスクデータとの演算を実行し、結果を一時記憶レジスタに記憶する。そして、レジスタ間の演算を実行して、最終結果をフレームメモリに書き込む。その後、次のカーネルの演算へ移行する。
- (4) 一時記憶レジスタを1個用意し、一つのカーネルについて最初のマスクデータとの演算を実行し、結果を一時記憶レジスタに記憶する。同じカーネルについての二つ目以降のマスクデータとの演算は、結果を求めるつど、一時記憶レジスタの内容と演算され、最終結果がフレームメモリに書き込まれる。その後、次のカーネルの演算へ移行する。

(1)から(4)の演算方式を、ハードウェア規模の上から比較すると、(1)の方法が、マスクデータと同数のフレームメモリが必要なため、最もハードウェアの負担が重いことが分かる。(2)の方法によると、ワーク用のフレームメモリを演算結果用のフレームメモリで兼ねるならば、余分な回路は全く不必要である。また、(3)および(4)の方法では、一時記憶用のレジスタ回路が余分に必要である。

一方、画像メモリ参照の点からみると、(1)および(2)の方法が、読み出し・書き込みともに最も頻繁である。これは、アドレス処理のためのメモリ周辺回路の負荷が重いことを意味する。しかし、(3)および(4)の方法によると、画像メモリの参照は、入力画像の読み出しを除くと、最終結果を書き込む時だけですむ。

そこで、ISPにおいては、カーネルを切り出す毎に、すべてのマスク演算を行なうと同時に、それらの演算結果間の処理まで行なって、一つのカーネルに対する最終結果まで求める(4)の方法を採用することにした。なぜなら、より効率的なシステムを構築するためには、ハードウェア規模が小さいことだけでなく、画像メモリの参照を最小限にするこ

とが望ましいからである。つまり上に述べた方法によると、入力画像の読み出しと最終結果の書き込みの、2回のメモリ参照でマルチマスクオペレーションを処理でき、メモリ参照によるオーバーヘッドを、最小限に抑えることができる。

なお、表4.1からも知れるように、マルチマスクオペレーションにおける、マスク演算結果間の処理の多くは、比較演算によりなされうる。そこで、エバリュエーションユニットに比較器を設け、各種の2値化処理と合わせて、マスク演算結果間の処理を行なわせることにした。比較演算で算出できないマスク演算結果間の処理については、チップ面積などの理由により、ISPで実現するのは断念した。

4. 3 アーキテクチャへの考察

4. 3. 1 アーキテクチャ上の課題

前節で述べた方針にもとづいて、ISPの基本アーキテクチャに対する改善を検討してゆく上で、次の四つの課題があると考えられる。

- (1) 画像データのPEへの供給方式。
- (2) マスクデータのPEへの供給方式。
- (3) マスク演算結果間の比較演算方式。
- (4) 比較演算結果の出力方式。

(1)と(2)の課題は、PEにおける演算の順序と、リンケージユニットにおける演算の制御に係わる問題である。一方、(3)と(4)の課題は、エバリュエーションユニットにおける演算に関する問題である。そのため、(3)と(4)の課題は、(1)と(2)の課題から切り離して考えることができる。なぜなら、前節で述べた方針にもとづくと、カーネル毎に算出されたそれぞれのマスクデータに対する演算結果は、リンケージユニットからエバリュエーションユニットへ順次供給され、(1)と(2)の方式が異なっても、転送のタイミングが多少違ってくるだけだからである。そこで、(1)と(2)の検討と、(3)と(4)の検討を分けて考察する。

ここで考慮しなければならないのは、二つのカーネル拡張方式への対処である。なぜなら、二つの拡張方式において、画像の走査方式が異なるからである。第2.4節で述べたように、ISPは、用いるPEの数を増やすPE増設方式と、PEを時分割に使用するPE節約方式の、二つの方式によりカーネルを拡張できる。画像の走査は、PE増設方式ではラスタ走査が用いられ、PE節約方式ではスティック走査が用いられる[3]。

しかし、第2.4.2項で述べたように、ラスタ走査はスティック走査の特殊なもののスティック長が1のスティック走査であるから、スティック走査により走査された画像データを処理できれば、ラスタ走査により走査された画像データも処理できることになる。つまり、PE節約方式に対処できれば、PE増設方式にも対処できるといえる。そこで、PE節約方式によるカーネル拡張に対して、上記の(1)から(4)の課題を検討することにする。

4. 3. 2 データ供給に関する検討

ここでは、前節であげた課題の、(1)画像データのPEへの供給方式と、(2)マスクデータのPEへの供給方式について検討するが、討論を簡潔にするため、スティック長が2のスティック走査を用いて、2個のマスクデータを扱うマルチマスクオペレーションを実行する場合について考察する。このマルチマスクオペレーションを実行する際の、一つのPEとそれに関連する部分だけを抜粋した模式図を、図4.2に示す。

図4.2において、P1とP2は画素データを、A1とA2は1個目のマスクデータを、B1とB2は2個目のマスクデータを表わしている。なお同図においては、空間積和演算を想定して演算機能を選択しているので、リンケージユニットのALUからは、演算結果として次の二つの値、R1とR2、が出力される。




図4. 2 スティック長2、マスクデータ数2の
マルチマスクオペレーションの模式図

$$R1 = A1 \times P1 + A2 \times P2.$$

$$R2 = B1 \times P1 + B2 \times P2.$$

PEへの画像データとマスクデータの供給方式は、PEにおける演算の実行順序に左右される。上記の演算では、一つのPEで4回の乗算が実行されなければならないが、次の二つの順序が考えられる。

(1) $A1 \times P1$, $A2 \times P2$, $B1 \times P1$, $B2 \times P2$.

(2) $A1 \times P1$, $B1 \times P1$, $A2 \times P2$, $B2 \times P2$.

つまり、(1)は、マスクデータ毎に演算を進める方式であり、(2)は、画像データ毎に演算してゆく方式である。

(1)の方式では、マスクデータ単位の演算を、マスク数だけ繰り返すことになる。そのため、演算の制御は容易であるが、同じ画素データを繰り返し入力する必要がある。この時SR (Shift Register) の遅延段数は、(スティック長)×(マスク数)となる。図4. 2の例では、SR 1個あたり4段にすればよい。しかし、データユニットには4個のSRがあることや、スティック長やマスク数の増加を考慮すると、SRのゲート数は膨大なものになる。たとえば、表4. 1にあるPrewittオペレータのテンプレート型を処理する場合、それぞれのSRの遅延段数は24段になる。




図4.3 シフトレジスタにおける
フィードバック機構

(2)の方式では、個々の画素データは、マスク数に等しい回数だけ続けて使用される。そのため、何度も入力する必要はない。マスク数が増加すれば、それに応じてSRの転送レートを低下すればよいので、SRの遅延段数は、常にスティック長と同数でよい。しかし、それぞれのマスクデータに対する演算結果を算出するためには、リンケージユニットに、マスク数と同数の一時記憶バッファを用意して、複雑なデータ制御を施さなければならない。

(1)と(2)を比較すると、(1)の方がはるかに制御が容易である。一方、ハードウェア規模では、(1)は多段数のSRが必要であり、(2)は多数個の一時記憶バッファが必要である。この点ではいずれの方法が優れているともいえない。しかし、(2)の方法では、第2章で決定した基本アーキテクチャに、修正を加えなければならない。そこで、基本アーキテクチャを修正する必要のない(1)の方法において、ハードウェア規模を削減することを検討した。

(1)の処理手順を考察すると、画像データは常にサイクリックにPEに供給されていることが分かる。つまり、画像データをループ状にフローさせれば、サイクリックなデータ供給は可能である。そこで、SRには、図4.3に示すようなフィードバック機構を設けることにした。つまり、PEへ転送される画素データは、同時にSRの初段へフィードバックされ、マスク数に応じて再度PEへ転送されることになる[11]。

なお、それぞれの画素データには、2ビットのシーケンスコード(sequence code)を付加して、その画素データがスティック内のどこに位置するか、という情報を持たせることにした。このシーケンスコードが、SRのフィードバック機構や、リンケージユニットにおける統合演算を制御することになる。これらの結果、それぞれのマスクデータに対する演算結果は、スティック長に等しいマシンサイクル毎に、リンケージユニットから出力されることになる。

4. 3. 3 比較演算に関する検討

第4. 2節の方針にもとづくと、エバリュエーションユニットは、比較器を中心とした構成となる。そこで、エバリュエーションユニットの構成は、比較器を用いる閾値処理(thresholding)を基本として、マルチマスクオペレーションにおけるマスク演算結果間の、比較演算を実現することから検討した。

閾値処理には、閾値が固定されたままの固定閾値処理と、処理の進行にともなって閾値の変化する浮動閾値処理とがある。ここでは、浮動閾値処理には、カーネル内の演算と固定閾値処理などに変換できるものもあるので、ISPにおいては、固定閾値処理についてのみ考察することにした。

固定閾値処理においては、参照データは固定の閾値により2値化されるが、より汎用性を高めるために、二つの閾値 T_i 、 T_j ($T_i < T_j$)、を用いた4種類の2値化処理を実現することにした。参照データを f 、出力結果を g とすると、4種類の2値化処理は次のように表わされる。

- (a) $g = 1$ if $f \leq T_i$, otherwise $g = 0$.
- (b) $g = 1$ if $T_j < f$, otherwise $g = 0$.
- (c) $g = 1$ if $f \leq T_i$ or $T_j < f$, otherwise $g = 0$.
- (d) $g = 1$ if $T_i < f \leq T_j$, otherwise $g = 0$.

これらを実行するためには、2個の比較器と2個の閾値レジスタが必要であるとともに、任意の閾値を用いられるよう、演算の実行に先立って、閾値レジスタの内容を自由に書き換えられる必要がある。さらに、比較結果により(たとえば $g = 1$ の時)、参照データで閾値レジスタの内容を書き換えられるならば、参照データの最大値や最小値を求めることができる。また、2値化情報と合わせることで、最大値もしくは最小値の座標値を求めることも可能である。

一方、マルチマスクオペレーションにおける、マスク演算結果間の比較演算を実現するには、次の二つの機能が要求される。

- (1) マスク演算結果のうちの最大値、もしくは最小値を、カーネル毎に抽出する。
- (2) (1)で求めた最大値、もしくは最小値を生み出したマスクデータの番号を作り出す。

これらのことを踏まえて、エバリュエーションユニットの構成を、図4. 4に示すように決定した。

図4. 4の構成において、リンケージユニットから与えられる参照データは、2個の比較器COMP (comparator)に同時に入力される。それぞれの比較器は、通常、閾値レジスタTR (thresholding register)の内容と参照データとを比較し、大小の判定結果を出力する。判定結果は、最終的には1ビットの2値データとして、LSI外部に出力される。また比較器からは、比較した二つのデータの大きい方(もしくは小さい方)の値を、閾値レジスタに戻す。閾値レジスタは書き換え可能になっており、機能に応じて比較器の出力データで更新される。二つの比較器の一方は大きい値を、他方は小さい値を抽出するよう機




図4. 4 エバリュエーションユニットの構成

能が固定されているので、閾値レジスタの書き替えを停止することにより、前述した4通りの固定閾値処理を実行できる。また、閾値レジスタの書き換えを許すことにより、参照データの最大値や最小値を求めることもできる。

しかし、これだけでは、(1)のカーネル毎にマスク演算結果間の、最大値・最小値を求めることはできない。なぜなら、カーネルが移動する毎に、閾値レジスタを初期化しなければならないからである。一方、一つのカーネルにおけるマスク演算結果間の処理が終了すると、その結果をLSI外部へ出力しなければならない。そのため、処理結果の出力が終了するまで、閾値レジスタを初期化できない。つまり、閾値レジスタの内容の出力と初期化のために、一つのカーネルについての処理を終了した後、次のカーネルについての処理の開始を遅らせる必要が生ずる。この問題を解決するために、図4. 4に示す初期値レジスタIR (initial register) を設けた。

新たなカーネルの最初の参照データが比較器に入力される時、閾値レジスタに代って、初期値レジスタの内容が比較器に与えられる。この時、いずれか一方の閾値レジスタの内容が、LSI外部に出力される。閾値レジスタの内容が出力された後、初期値レジスタと参照データとの比較結果が、閾値レジスタに書き込まれる。

このように、初期値レジスタを設けて、閾値レジスタの初期化を省略することにより、新たなカーネルについての処理の開始を、遅延させなくてよくなった。なお、図4.4では繁雑を避けるため記入していないが、二つの閾値レジスタと初期値レジスタは、リンケージユニットの入力バスを介して、演算実行に先立って、任意の値に設定できる。

マルチマスクオペレーションのマスク演算結果間の処理を実現するには、前述の(2)の機能、すなわち、求めた最大値・最小値を生み出したマスク番号を、生成できなければならない。これを生成するのが、図4.4に示すバイナリカウンタCNT (binary counter) である。バイナリカウンタは、カーネルが移動する度に初期化され、マスク演算結果が比較器に与えられる毎にカウントアップする。バイナリカウンタの内容は、比較器の判定結果により、適宜クラスタリングレジスタCR (clustering register) に書き込まれる。

これらの結果、一つのカーネルにおけるマスク演算処理が終了した時、マスク演算結果の最大値もしくは最小値は、閾値レジスタに、その値に関するマスク番号は、クラスタリングレジスタに残される。これらの値は、リンケージユニットの出力バスを介して、時分割でLSI外部に出力される。なお、図4.4において、閾値レジスタと初期値レジスタの出力選択や、バイナリカウンタの初期化のタイミングなどの制御には、データユニットのSRや、リンケージユニットの統合演算の制御と同様に、それぞれの画素データに2ビットずつ付加されて入力される、シーケンスコードを用いている。

4.4 ISPのタイミング制御

第2章および第3章で述べたように、画像処理用LSI-ISPは、4個のPEによる並列処理方式に加えて、多段演算回路によるパイプライン処理方式を採用している。この基本アーキテクチャ上で、マルチマスクオペレーションを実行するには、本章で検討したデータユニットとエバリュエーションユニットのタイミング制御を、いかに行うかという問題を解決しなければならない。

一般に、タイミングの制御方式には、LSIの外部からのタイミング信号に同期させる外部同期方式と、LSI内部で生成したタイミング信号に同期させる内部同期方式とがある。前者の外部同期方式の場合、LSI内部の制御を簡素化して、テストビリティを向上できるという長所がある反面、周辺回路の負荷が大きくなるという短所がある。一方、後者の内部同期方式の場合、周辺回路を軽減できる反面、LSIの制御回路が複雑になる。特に、2個以上のLSIを用いる場合の制御が複雑である。そこで、ISPでは、LSIを追加してカーネルを拡張するのが容易であることを優先させ、外部同期方式を採用することにした。

マルチマスクオペレーションを実行する際に、タイミングの制御が必要とされるのは、次の2点である。一つは、データユニットのシフトレジスタにおける、画像データのフィードバック動作である。もう一つは、エバリュエーションユニットの2個の比較器における、比較演算動作である。これらの動作のタイミング制御を考察すると、次のように要約できる。

まず、データユニットのシフトレジスタにおいては、画像データのフィードバックの開始と終了の情報が必要である。仮りに、図4.3において、制御信号が“1”の時、シフトレジスタの出力データがフィードバックされるとすると、図4.5に示すような制御信号が与えられなければならない。（ただし、図4.5は、スティック長が4、マスク数が3のマルチマスクオペレーションの場合を示す。）しかし、この制御信号は、立ち上がりと立ち下りのタイミング情報が与えられれば、生成することができる。

一方、図4.4に示すエバリュエーションユニットにおいては、①比較器の演算実行タイミング、②比較器の入力セクタの切り換えタイミング、さらに、③出力セクタの切り換えタイミングを制御しなければならない。①の比較器の演算実行は、スティック1個につき1回であり、②の比較器の入力セクタについては、最初のマスクについての演算時のみ、初期値レジスタを選ぶことになる。また、③の出力レジスタについては、第4.3.3項で述べたように、比較器の入力セクタが初期値レジスタを選択している時に、比較器の出力レジスタの一方を選択しなければならない。つまり、図4.6に示すような制御を施さねばならない。（ただし、図4.6は、スティック長が4、マスク数が3のマルチマスクオペレーションの場合を示す。同図において、演算制御信号が“1”の時、比較器は比較演算を実行し、セクタ制御信号が“1”の時、比較器の入力セクタは初期値レジスタを、出力セクタは比較レジスタのいずれか一方を選択するものとする。）

また、マルチマスクオペレーションの実行に限らず、種々のスティック長の処理を行うために、リンケージユニット内の2入力ALUにおける、アキュムレーション動作のタイミングの制御も必要である。リンケージユニットの2入力ALUにおいては、LSI




図4.5 データユニットのタイミングチャート




図4.6 エバリュエーションユニットのタイミングチャート

間のリンケージ演算の実行を考慮して、図4.7に示す構成を採っていて、図4.8に示す四つのモードで動作する。

図4.8(a)は、スティック長が1の場合で、図4.8(b)～(d)は、スティック長が2以上の場合である。スティック長が1の場合は、リンケージユニットの2入力ALUは、LSI間のリンケージ演算専用なので、データのフィードバックはかからない。これに対してスティック長が2以上の場合は、図4.8(b)で、最初と2番目のPE統合結果の再統合演算が実行され、図4.8(c)で、3番目以降のPE統合結果が再統合される。そして、図4.8(d)では、LSI間のリンケージ演算が実行され、図4.8(b)に戻って最終結果を出力する。この場合、図4.9に示すような制御信号が与えられなければならない。(ただし、図4.9は、スティック長が4の場合を示し、それぞれの制御信号が“1”の時、選択回路は、右側の入力データを選択するものとする。)

これら三つのユニットの動作タイミングを制御するため、ISPでは、LSI外部から入力するタイミング制御信号を2ビットとし、それぞれの画素データの入力と同期させることにした。このタイミング制御信号は、同時に入力された画素データと同期してそれぞれのユニットに転送される。そして、シーケンスデータとしてタイミング制御に寄与する。つまり、それぞれのユニットでは、そのユニットの制御に必要なタイミング信号を、与えられたシーケンスデータから生成することになる。表4.2に、シーケンスデータの意味する内容を示す。なお、表4.2において、SYNCOおよびSYNC1は、シーケンスデータの外部端子名を示す。






図4.7 リンケージユニットの2入力ALUの構成


(a)



(b)



(c)



(d)




図4.8 リンケージユニットの2入力ALUの動作モード




図4.9 リンケージュニットのタイミングチャート

表4.2 シーケンスデータの意味する内容

SYNC1	SYNC0	内 容
1	1	スティックの先頭画素
1	0	再使用スティック*の先頭画素 (マルチマスクオペレーション時のみ)
0	1	スティックもしくは再使用スティック*の最終画素 (ただし、スティック長が2以上の時のみ)
0	0	上記以外の画素

* 再使用スティックはLSI外部から入力するのではなく、内部で発生させるため、シーケンスデータのみ入力されて、LSI内部で再使用スティックに付与される。

4.5 まとめ

空間積和演算やパターンマッチングなどのマスク演算では、2個以上のマスクデータを用いるマルチマスクオペレーションも、数多く提案されている。ここでは、前章までで明らかにされたISPのアーキテクチャにもとづいて、マルチマスクオペレーションを効率よく実行する方式について考察した。

画像処理システムを構築する観点からみると、オーバーヘッドを最小限に抑えることから、画像メモリの参照回数は少ない方が好ましい。そこで、ISPにおいては、カーネルを切り出す毎に、すべてのマスク演算を行なうと同時に、それらのマスク演算結果間の処理まで行なって、一つのカーネルに対する最終結果まで求めることにした。なぜなら、この方法によると、画像メモリの参照は、読み出しと書き込みの2回で済むからである。

ISPのアーキテクチャを考察する際、PEへのデータ供給方式と、マスク演算結果間の処理方式の2点から検討した。また、PE増設方式とPE節約方式の、二つのカーネル拡張方式のうち、PE節約方式に焦点をあてて検討した。なぜなら、PE増設方式に用いるラスタ走査は、PE節約方式に用いるスティック走査の特殊なものであるため、PE節約方式で処理できれば、PE増設方式でも処理できるからである。

PEへのデータ供給に関しては、マスクデータ単位の演算を、マスク数だけ繰り返す方式を採用した。この方式では、制御が容易である反面、同じ画像データを繰り返し入力しなければならない短所がある。この短所を補うために、データユニットのSRには、それぞれフィードバック機構を設けることにした。

マスク演算結果間の処理については、比較演算のみを対象とした。まず、エバリュエーションユニットに、二つの比較器と二つの閾値レジスタを設け、4種類の固定2値化処理を可能とした。次に、比較器の結果を用いて閾値レジスタの内容を書き換えられるようにし、マスク演算結果の最大値・最小値の抽出を可能とした。さらに、バイナリカウンタを設けることにより、その最大値・最小値に関するマスク番号を生成できる。なお、比較演算と結果の出力を遅滞なく行なわせるため、初期値レジスタを設けた。

マルチマスクオペレーションのタイミング制御は、複数のISPを用いる場合を考慮して、外部から入力するシーケンスコードによる方式を採用した。シーケンスコードは2ビットとし、それぞれの画素データに付加して入力される。そして、データユニットのシフトレジスタのフィードバック機構や、リンケージユニットの2入力ALUのタイミング制御のほか、エバリュエーションユニットのバイナリカウンタの初期化やカウントアップ、マスク演算結果間の処理結果の出力などを制御する。

4. 6 第4章の参考文献

- [1] Fukushima, T., Kobayashi, Y., Hirasawa, K., Bandoh, T., Ejiri, M. and Kuwahara, H. : An Image Signal Processor, IEEE ISSCC Digest of Technical Papers, Vol.26, pp.258~259 (1983).
- [2] 福島 忠、小林芳樹、平沢宏太郎、坂東忠秋、江尻正員、柏岡誠治、桑原 洋：画像処理用LSI-ISPの開発、情報処理学会第26回全国大会講演論文集、pp.939~940 (1983).
- [3] 福島 忠、小林芳樹、平沢宏太郎、坂東忠秋、江尻正員：画像処理用LSI-Image Signal Processor のアーキテクチャ、電子通信学会論文誌(C)、Vol. J66-C, No. 12, pp.959~966 (1983).
- [4] 福島 忠、小林芳樹、平沢宏太郎、坂東忠秋、柏岡誠治、加藤 猛：多機能性を実現する画像処理用LSI-ISPのアーキテクチャ、情報処理学会論文誌、Vol. 25, No. 5, pp.728~735 (1984).
- [5] Prewitt, J. M. S. : Object Enhancement and Extraction, in Picture Processing and Psychopictorics, Academic Press, pp.75~149 (1970).
- [6] Kirsch, R. : Computer Determination of the Constituent Structure of Biological Images, Comput. Biomed. Res., Vol. 4, pp.315~328 (1971).
- [7] Robinson, G. S. : Edge Detection by Compass Gradient Masks, CGIP, Vol. 6, pp.492~501 (1977).
- [8] 坂根茂幸、田村秀行：SPIDER開発を通して見たディジタル画像処理アルゴリズムの現状(3)、情報処理学会コンピュータビジョン研究会資料4-4 (1980).
- [9] 柏岡誠治、江尻正員、坂本雄三郎：時分割パターン認識技術による群制御トランジスタ組立システム、電気学会論文集(C)、Vol. 96, No. 1, pp.9~16 (1976).
- [10] 福島 忠、小林芳樹、平沢宏太郎、坂東忠秋、柏岡誠治、加藤 猛：マルチマスクオペレーションを効率良く実行する画像処理用LSI-ISPのアーキテクチャ、情報処理学会論文誌、Vol. 26, No. 2, pp.239~246 (1985).
- [11] 福島 忠、加藤 猛：画像処理用LSI-ISPとその応用、O plus E、No. 5, pp.76~86 (1984).
- [12] 田村秀行(監修)：コンピュータ画像処理入門、総研出版 (1985).
- [13] 安居院猛、中嶋正之：コンピュータ画像処理、廣済堂産報出版 (1979).

第5章 画像処理システムの構築と性能評価

5.1 まえがき

さまざまな画像処理機能のうち、一般産業のいろいろな分野に実用化することを目的として、局所近傍演算に分類されるものを、高速に処理できる画像処理用LSI-ISPを開発した[1]。実用化に際しては、応用対象毎に異なる要求を満たすため、ISPが備えるべき特徴として、カーネルの拡張方法[2]、各種の演算が実行できる多機能化[3]、さらにマルチマスクオペレーションへの対応方法[4]について、第2章、第3章および第4章で検討した。ここでは、これまで論じたISPのアーキテクチャを活用した、画像処理システムの構築方法について論ずる。

研究評価用の画像処理システムでは、高速処理よりは、むしろアルゴリズムの開発の上から、各種の画像処理機能の実行能力や、カーネルサイズの自由度の方が重要である。一方、オンライン用の画像処理システムでは、高速処理や小型軽量がより重要となってくる。また、各種の画像処理機能を実行できる多機能システムも、いくつかの単機能システムの最小公倍数的なシステムと見ることができる。そこで、2値・濃淡画像に対する基本演算を例にあげて、高速処理や小型軽量の観点から、ISPを活用した画像処理システムの構築方法を考察する。さらに、それらのシステムの処理性能について評価する。

5.2 画像処理システムの構築

まず、画像処理用LSI-ISPを用いて、その特徴を活かした画像処理システムの構築方法について論ずる。任意の大きさのカーネルを扱える拡張性については、濃淡画像に対する空間積和演算と、2値画像に対するパターンマッチングを例にあげて、PE増設方式とPE節約方式の、二つのカーネル拡張方式を考察する。各種の演算を実行する多機能性に対しては、濃淡画像における1次微分オペレータのいくつかについて述べる。また、マルチマスクオペレーションの例として、濃淡画像に対するPrewittのテンプレート型オペレータについて考察する。

5.2.1 PE増設方式によるシステムの構築

PE増設方式では、濃淡画像を処理する際、カーネルを構成する画素数と同数のPEを用いる。つまり、ISP1個で 1×4 のカーネルを処理する。また、第2.3節で述べたように、入力画像はラスタ走査方式により走査される。これらのことを考慮して、カーネルが 4×4 の空間積和演算を実行するシステムは、図5.1に示すように構築できる[2]。

図5.1のシステムは、4個のISPと3個の遅延回路から構成されている。入力画像はラスタ走査方式により、ノンインタレーステレビ画像と同様に、左上隅から右下隅へ走査される。走査された画像データは、三つの遅延回路を介して、四つのISPに順次入力される。それぞれの遅延回路は、入力画像の1ラインを走査するのに要する時間だけ、画像データを遅延させるので、ISPへの4本の入力バスには、常に垂直方向に隣接した4個の画素データが、同時に取り出される。それぞれのISPのデータユニットには、遅延段数を変更できるSRが4個ずつ含まれているが、このSRの遅延段数をすべて1段とすると、四つのISP内の16個のSRには、 4×4 、合計16個の隣接した画素データを切り出せる。あらかじめ、メモリユニットのRAMに荷重係数を書き込んでおくと、SR




図5.1 PE増設方式により構築した 4×4 空間積和演算を実行するシステム

内の画素データは、RAM内の荷重係数と、SRの対応するPEで掛け合わされて、リンクージュニットのALUで順次加算される。LSI間リンクージュ演算にともなうオペランド間の時間歪みは、第2章で述べたように、画像データの入力バッファとしての歪み補正バッファにより補正される。最終結果は出力画像の画素データとして、画像メモリに書き込まれる。4×4のカーネルは、画像の走査につれて左上隅から右下隅へ移動するため、入力画像の全域にわたって、4×4空間積和演算が可能となる。

図5.1では、ISPを垂直方向に増設してカーネルを拡張しているが、垂直方向だけでなく水平方向にもISPを増設して、2次的にカーネルを拡張できる。図5.2は、カーネルを2次的に拡張して、8×8のカーネルに対する空間積和演算を実行するためのシステム構成である[5,6]。

図5.2のシステムは、16個のISPと7個の遅延回路から構成されている。図5.1のシステムと同様に、7個の遅延回路は、入力画像の1ラインを走査するのに要する時間だけ、画像データを遅延させる。また、左列のISPのSRを介した画像データは、右列のISPのSRに与えられる。このため、16個のISP内の64個のSRには、8×8のカーネルが切り出される。それぞれのSRに切り出された画素データは、対応するPEで、RAMからの荷重係数と掛け合わされ、後段のALUで加算される。この時、64個のPEが並列処理することになる。




図5.2 PE増設方式により構築した8×8空間積和演算を実行するシステム

図5.1および図5.2において、画像データの歪み補正バッファは図示されていないが、 i 番目にリンケージされたISPの歪み補正バッファの、遅延段数 D_i を求める一般式は、次の手順で求められる。

まず、図5.1のように、ISPが1次元的に配列された場合を考える。歪み補正バッファは、画像データの入力バッファでもあるため、リンケージされた最初のISPの、歪み補正バッファの遅延段数 D_1 は、常に1となる。リンケージ演算におけるパイプライン段数は、第2.4節に示すように、ISP1個につき2段である。つまり、 i 番目のISPにおける歪み補正バッファの遅延段数 D_i は、

$$D_i = 2i - 1$$

と表わすことができる。つまり、図5.1に示すISPの歪み補正バッファの遅延段数は、上からそれぞれ1、3、5、7段である。

次に、図5.2のように、ISPを2次元的に配列する場合を考える。この場合、遅延回路から直接、画像データが供給される左列のISPについては、上述の場合と全く同じであるが、左列のISPを介して画像データの供給を受ける右列のISPについては、画像データを供給する左列のISPの、歪み補正バッファの遅延段数 D_j を継承することになる。つまり、リンケージが i 番目のISPにおける歪み補正バッファの遅延段数 D_i は、

$$D_i + D_j = 2i - 1$$

$$D_i = 2i - 1 - D_j$$

となる。より一般的には、画像データが複数のISPを経て、注目のISPに供給される場合は、通過するISPの歪み補正バッファの遅延段数すべてを継承することになる。そのため、注目のISPの歪み補正バッファの遅延段数 D_i は、

$$D_i + \sum_j D_j = 2i - 1$$

$$\therefore D_i = 2i - 1 - \sum_j D_j$$

と一般化することができる。つまり図5.2において、左列のISPの歪み補正バッファの遅延段数は、上からそれぞれ1、3、5、7、9、11、13、15段であり、右列のそれらはすべて16段となる。

ISPの歪み補正バッファの遅延段数は、チップ面積の問題から最大16段としたため、 8×8 のカーネルの演算では、図5.2に示すように、歪み補正バッファにより、リンケージ演算のオペランド間の歪み補正が可能である。より一般的に言うと、垂直方向にISPをリンケージする際、8個までならば歪み補正が可能である。つまり、縦 $8 \times$ 横 n のカーネルに対しては、歪み補正バッファだけで歪み補正できる。

次に、パターンマッチングを例にあげて、2値画像を処理するシステムの構築法を考察




図5.3 PE増設方式により構築した8×8パターンマッチングを実行するシステム

する。

PE増設方式で2値画像のパターンマッチングを処理する場合は、一つのPEは8個の画像データのマッチングを計算する。つまり、1個のISPでは、8×4画素のパターンマッチングが可能である。図5.3および図5.4に、それぞれカーネルが8×8、16×16のパターンマッチングを実行するシステムの構成を示す。

図5.3のシステムは、2個のISPと7個の遅延回路から構成されている。図5.3では2値画像を扱うため、遅延回路のビット幅は1である。7個の遅延回路により、垂直方向に隣接した8個の画素データが、左側のISPに与えられる。また、図5.4のシステムは、8個のISPと、ビット幅1の遅延回路15個から構成されている。それぞれのシステムにおいて、SRに切り出された画素データは、PEにおいてRAMから読み出されたテンプレートとの一致画素数が算出され、リンケージユニットのALUで、一致画素数の総和が算出される。なお、それぞれの歪み補正バッファの遅延段数は、空間積和演算の場合と同様に、ISPの配置とリンケージ順序により求められる。つまり、図5.3では、左側のISPの歪み補正バッファの遅延段数は1段で、右側のそれは2段である。また、図5.4においては、左列の左端上下のISPのそれはそれぞれ1、3段であり、残りのISPのそれは、すべて4段である。




図5.4 PE増設方式により構築した16×16パターンマッチングを実行するシステム

5. 2. 2 PE節約方式によるシステムの構築

PE節約方式では、濃淡画像を処理する際、カーネルを形成する画素数より少ないPE数を用いる。つまり、ISP1個で最大 4×4 のカーネルを処理する。また、第2. 3節で述べたように、入力画像の走査にはスティック走査を用いる。これらのことから、 4×4 空間積和演算を実行するシステムを、PE節約方式で構築すると、図5. 5に示すようなシステムとなる[2]。

図5. 5のシステムは、1個のISPのみから構築されている。入力画像はスティック長が4のスティック走査により走査される。ISP内の4個のSRは、それぞれ4段の遅延回路として、カーネルを形成する 4×4 の画素データを切り出す。切り出された画素データは、4回に分けて、RAM内の荷重係数とPEで掛け合わされ、後段のALUで足し合わされ、出力画素データとなる。つまり、1個の出力画素を算出するのに4マシンサイクル要することになる。PE増設方式で構築した図5. 1のシステムと比較すると、4倍の処理時間を必要とする一方、ISPは1/4の1個でよい上に、カーネル切り出しのための周辺回路を必要としない。なお、歪み補正バッファは、遅延段数1段で入力バッファとしてのみ用いられる。

PE節約方式では、ISP1個で 4×4 までのカーネルしか処理できないので、カーネルが 8×8 の空間積和演算を処理する場合、4個のISPが必要である。図5. 6は、




図5. 5 PE節約方式において構築した 4×4 空間積和演算を実行するシステム




図5.6 PE節約方式において構築した4×4
空間積和演算を実行するシステム




図5.7 PE節約方式において構築した32×32パターン
マッチングを実行するシステム

ISPを4個用いて、 8×8 空間積和演算を実行するシステムの構成を示す[5, 6]。入力画像は、スティック長が8のスティック走査で走査される。走査された画素データは、左列の二つのISPに、交互に入力される。ISP内のSRの遅延段数はすべて4段で、右列のISPには、左列のISPのSRを介して、画素データが供給される。4個のISP内の16個のSRに切り出された 8×8 個の画素データは、4回に分けて、それぞれのRAMにあらかじめ記憶されてあった荷重係数と掛け合わされ、4個の部分積和にまとめられる。そしてISP間のリンケージ演算により、出力画素データが求められる。この時の歪み補正バッファの遅延段数は、PE増設方式と同じように、ISPの配置とリンケージ順序により求められる。

図5. 6のシステムにおいて、ISPを効率よく動作させるには、ISPの動作速度の2倍の速度で画像を走査しなければならない。この条件を満たす限りは、PE増設方式による図5. 2のシステムと比べ、 $1/4$ の処理速度ながら、 $1/4$ のISP数の上、カーネル切り出しのための周辺回路なしで、 8×8 空間積和演算を実行できる。

PE節約方式で2値画像のパターンマッチングを処理する場合は、1個のISPで最大 32×4 個の画素データを処理できる。前項でも述べたように、パターンマッチングを処理する場合は、一つのPEで一度に処理できる画素データの数は8ビットの8個にすぎない。そのため、PE増設方式においては、垂直方向に隣接する8個の画素データをそれぞれのPEに与え、1個のPEで 8×4 画素のカーネルを処理している。PE節約方式は、PEを時分割に使用して、同時に処理できる画素数よりも大きなカーネルを処理する方式である。その時分割数が最大4であるため、1個のISPでは、 $8 \times 4 \times 4$ 個の画素から成るカーネルの処理が可能である。ところが、カーネルは処理を終えると1画素ずつ移行してゆかなければならない。そのため、一つのPEで時分割に処理される画素データは、すべて垂直方向に隣接していなければならない。つまり、PE節約方式において、ISP1個が処理できる2値画像のカーネルは、最大 32×4 画素となる。そこで、ISPを8個用いると、カーネルを 32×32 画素まで拡張できる。図5. 7に、カーネルが 32×32 のパターンマッチングを実行する、画像処理システムの構成を示す。

図5. 7のシステムは、8個のISPと31個の遅延回路、および4-to-1の8ビットセレクタ(selector or multiplexer)から構成される。入力画像はラスタ走査により走査される。走査された画素データは、遅延回路に入力される。それぞれの遅延回路は、入力画像の1ラインを走査する時間だけ、画素データを遅延させるので、垂直方向に隣接する32個の画素データが取り出される。32個の画素データ、32ビットは、8ビットずつ四つに分割され、セレクタで順次選択され、左端のISPに入力される。ISP内のSRの遅延段数はそれぞれ4段で、 8×4 ビットの画素データを一時記憶し、時分割数が4で動作するPEは、それぞれ垂直方向に隣接する32個の2値画素データを処理する。つまり、1個のPEが 32×1 のカーネルを処理するため、32個のPEで 32×32 のカーネルが処理でき、4マシンサイクル毎にカーネルを、右方向へ1画素ずつ移行することが可能となる。

図5. 7のシステムにおいて、入力画像はラスタ走査により走査されるが、遅延回路により取り出される32ビットの画素データを、8ビットずつ4個の濃淡画素データとみな

すと、スティック長が4のスティック走査により走査されたデータが、ISPに入力されると見ることができる。つまり、31個の遅延回路と4-to-1セクタは、ラスタ走査をスティック走査へ変換する回路である。なお、図5.7のシステムでは、画像の走査速度はISPの動作速度の1/4である。

図5.7に習って、濃淡画像におけるラスタ走査も、任意のスティック長のスティック走査に変換できる。図5.8は、濃淡画像におけるラスタ走査を、スティック長が4のスティック走査に変換する回路である。この場合も図5.7におけると同様に、画像の走査速度はISPの動作速度の1/4である。一般に、ラスタ走査をスティック走査に変換する場合、画像の走査速度はISPの動作速度の、1/(スティック長)になる。

5.2.3 1次微分オペレータを実行するシステムの構築

表3.1に示したように、これまで各種の1次微分オペレータが提案されているが、ここでは、表3.1の(3)および(6)を例にとって[7,8]、ISPによるシステムの構築について述べる。

まず、表3.1の(3)は、2×2個の入力画素データを、a、b、c、d、出力画素データをxとすると、

$$x = [|a - b + c - d| + |a + b - c - d|] / 2.$$




図5.8 ラスタ走査をスティック長4のスティック走査に変換する回路




図5.9 1次微分オペレータを実行するシステム(1)

と表わせる。これが次のように書き直せる。

$$x = |(a+c)-(b+d)|/2 + |(a-c)+(b-d)|/2.$$

この式で表わされる1次微分オペレータは、図5.9に示すシステムで実行される。

図5.9のシステムは、PE増設方式により、2個のISPと1個の遅延回路から構成されている。入力画像はラスタ走査で走査され、8個あるPEのうち、4個のPEのみ使用される。図5.9に示すように、走査された画素データは、直接ISPのAバスに入力されるとともに、遅延回路を介してISPのBバスにも与えられる。ISPに入力された画素データは、歪み補正バッファを介して、1段の遅延段数をもつSRに一時記憶される。つまり、それぞれのISPのSRには、歪み補正バッファの段数の違いから時間ずれはあっても、同じ2×2のカーネルを成す4個の画素データが取り出されることになる。前段のISPで $|(a+c)-(b+d)|/2$ を、後段のISPで $|(a-c)+(b+d)|/2$ と前段のISPの結果との総和、を算出することにより、出力画素データを求めることができる。

また、表3.1の(6)は、図5.10に示すシステムにより実行できる。図5.10のシステムは、2個のISPと2個の遅延回路から構成されており、入力画像はラスタ走査により走査される。走査された画素データは、直接、および2個の遅延回路を介して、それぞれのISPのAバスに入力され、1個の遅延回路を介した画素データは、それぞれの




図5.10 1次微分オペレータを実行するシステム(2)

ISPのBバスに与えられる。いずれのISPにおいても、Bバスの歪み補正バッファは、Aバスのそれより遅延が1段多いため、Aバスを介して4個のPEに、画素データA、C、G、I、が与えられる時、同時に、3×3のカーネルの中央の画素データEが与えられることになる。つまり、前段のISPでは $|G-E| + |I-E|$ を、後段のISPでは $|A-E| + |C-E|$ と前段のISPとの総和、を算出することにより、出力画素データを求めることができる。

5.2.4 マルチマスクオペレーションを実行するシステムの構築

マルチマスクオペレーションを実行するシステムの構築については、表4.1に示したものの中から、Prewittのテンプレート型オペレータ[9]を例にあげて論ずる[4,10]。

Prewittのテンプレート型オペレータは、カーネルが 3×3 の空間積和演算を実行することが基礎となる。通常の 3×3 空間積和演算を実行するシステムは、PE増設方式によってもPE節約方式によっても構築できる。しかし、マルチマスクオペレーションを実行する場合、マスクデータが複数個になることから、メモリユニットのRAM容量を考慮しなければならない。ISPにおいては、それぞれのPEに対して16バイトのRAM容量が割り当てられている。Prewittのテンプレート型オペレータは、 3×3 のマスクデータを8個用いる。そのため、PE増設方式でシステムを構築する場合は、それぞれのPEが、一つのカーネル当たり1個の画素データを処理することから、PE一つ当たり8バイトのRAM容量があればよい。しかし、PE節約方式でシステムを構築すると、それぞれのPEが、一つのカーネル当たり3個の画素データを処理することから、PE一つ当たり24バイトのRAM容量が必要になる。ISPでは、一つのPEに16バイトのRAM容量しか用意されていないため、PE増設方式ならばシングルシステムで処理できても、PE節約方式ではデュアルシステムでなければ処理できなくなる。Prewittのテンプレート型オペレータを実行するシステムにつき、PE増設方式およびPE節約方式により構築したものを、それぞれ図5.11と図5.12に示す。




図5.12 PE節約方式において構築したPrewittのテンプレート型オペレータを実行するシステム




図5. 11 PE増設方式において構築したPrewittの
テンプレート型オペレータを実行するシステム

図5. 1 1のシステムにおいて、入力画像はラスタ走査により走査される。画素データは8マシンサイクルに一度ずつ走査される。走査された画素データと垂直に隣接する2個の画素データ、合計3個の画素データが、8マシンサイクルに一度ずつISPに入力される。3個のISPは、1マシンサイクル毎に1個の3×3マスクデータとの空間積和演算を実行し、8マシンサイクルにわたって、8個のマスクデータとの積和値を求める。求められた8個の積和値は、エバリュエーションユニットで比較され、その最大値と最大値を生んだマスク番号とを、結果として最終のISPのリンケージバスから出力する。

図5. 1 2のシステムにおいては、それぞれのISPが、一つのカーネル当たり、4個の3×3マスクデータを処理することになる。つまり、マスク数4のマルチマスクオペレーションを2組同時に行なって、それぞれの最大演算結果を比較して、最終の結果を求めるのである。入力画像は、スティック長が3のスティック走査で走査される。それぞれのISPがマスク数4のマルチマスクオペレーションを実行するので、3個の画素データから成る一つのスティックは、12マシンサイクル毎に走査されて、同時に二つのISPに入力される。それぞれのISPは3マシンサイクル毎に、1個の3×3マスクデータとの空間積和演算を実行し、12マシンサイクルにわたって、それぞれ4個ずつマスクデータとの積和値を算出する。そして、それぞれのISPで4個の積和値の比較演算の後、最大値と最大値のマスク番号を出力することになる。そこで、それぞれのISPからの最大値結果を比較して、最終結果としての最大積和値とそのマスク番号を決定する回路が必要となる。

図5. 1 1および図5. 1 2のシステムにおいて、画素データとともに2ビットのシーケンスデータが、ISPに入力される。シーケンスデータは、画素データと同じように、歪み補正バッファやSRで遅延させられ、データユニット、リンケージユニット、エバリュエーションユニットの三つのユニットで、同時に入力された画素データの演算の制御に寄与する。ラスタ走査はスティック走査の特殊なものであるから、入力画像がスティック走査で走査される場合を例にとると、2ビットのシーケンスデータは、ISPに入力される画素データが、表4. 2に表わされる内容を示すよう、ISPに入力される。つまり、図5. 1 1および図5. 1 2に示すシステムにおける入力データのタイミングチャートは、それぞれ図5. 1 3、図5. 1 4のように表わせる。図5. 1 3と図5. 1 4において、CLKはクロック信号、Aは画素データの入力信号、SYNCはシーケンスデータを示す。




図5. 1 3 図5.11に示すシステムにおける入力データのタイミングチャート




図5. 1 4 図5.12に示すシステムにおける入力データのタイミングチャート

5.3 画像処理システムの性能評価

前節で論じた画像処理システムの処理性能を、表5.1に示す。表5.1には、それぞれの機能について、用いたISPの個数、ISPを6MHzで動作させた時のMOPS (Million Operations Per Second)値、256×256画素および512×512画素から成る画像を処理する時間を示している。

ノンインタレース（非飛び越し）走査のテレビ画像は、1秒間に60枚生成される。このテレビ画像を実時間で処理するためには、一画面を16.7msで処理しなければならない。表5.2から分かるように、図5.1、図5.2、図5.3、図5.4、図5.9、および図5.10のシステムは、256×256画素サイズの画像ならば、実時間処理が可能である。

表 5. 1 画像処理システムの処理機能

図	機 能	I S P 数	M O P S	処 理 時 間	
				256×256画素	512×512画素
5. 1	4×4 空間積和演算	4	1 8 6	1 0. 9 ms	4 3. 7 ms
5. 2	8×8 空間積和演算	1 6	7 6 2	1 0. 9 ms	4 3. 7 ms
5. 3	8×8 パターンマッチング	2	7 6 2	1 0. 9 ms	4 3. 7 ms
5. 4	16×16パターンマッチング	8	3 0 6 6	1 0. 9 ms	4 3. 7 ms
5. 5	4×4 空間積和演算	1	4 6. 5	4 3. 7 ms	1 7 4. 8 ms
5. 6	8×8 空間積和演算	4	1 9 0. 5	4 3. 7 ms	1 7 4. 8 ms
5. 7	32×32パターンマッチング	8	3 0 7 0. 5	4 3. 7 ms	1 7 4. 8 ms
5. 9	1 次微分オペレータ	2	6 6	1 0. 9 ms	4 3. 7 ms
5. 10		2	6 6	1 0. 9 ms	4 3. 7 ms
5. 11	Prewittテンプレート型	3	1 0 7. 2 5	8 7. 4 ms	3 4 9. 5 ms
5. 12	オペレータ	2	7 1. 5	1 3 1. 1 ms	5 2 4. 3 ms

5.4 ISPの応用例

画像処理用LSI-ISPを応用したシステムは、これ迄三つ公表されている。そのうちの二つは、画像の実時間処理に重点をおいて、PE増設方式を用いてシステムを構築している。他の一つは、システムの小型化に主眼をおいて、PE節約方式によりシステムを構築している。

PE増設方式を用いたシステムの一つに、汎用画像認識装置HIDIC-IPがある[16]。HIDIC-IPの外観とシステム構成を、それぞれ図5.15と図5.16に示す。図5.16に示すように、HIDIC-IPは、システムプロセッサに16ビットマイクロコンピュータ68000を、システムバスにIEEE796マルチバスを用いている。HIDIC-IP内の画像処理専用プロセッサIMP(Image Processor)は、システムバスを介して与えられる68000の指令により動作する。画像処理用LSI-ISPは、IMPの中のVLSI内蔵プロセッサに3個搭載されており、 3×3 空間積和演算、 8×12 パターンマッチングや、色彩距離による分類などの機能を実現している。(IMP内の他の三つのプロセッサ——ヒストグラムプロセッサ、特徴抽出プロセッサ、ラベリングプロセッサ——には、ISPは搭載されていない。)表5.2にIMPの処理機能を示す[11~13]。

PE増設方式によるもう一つのシステムは、超音波センサ併用高速画像処理装置である。これは、画像と超音波を併用して3次元物体を認識するシステムである。ISPを3個使用し、 3×3 のフィルタリングにより、輪郭強調と平滑化を高速に行っている[14]。




図5.15 汎用画像認識装置HIDIC-IPの外観




図5. 16 汎用画像認識装置HIDIC-IPのシステム構成

表5. 2 画像処理専用プロセッサIMPの処理機能

画像	処 理 内 容
2 値	ラベリング, 膨脹, 収縮, 輪郭抽出, 細細化, 点ノイズ除去, 方向コード, 端点・交点コード, パターンマッチング(8×12テンプレート), ヒストグラム(面積, 周囲長, 物体存在領域抽出), 画像間演算
濃淡	濃度変換(γ補正, 強調), 固定・浮動2値化 3×3空間積和演算, 3×3非線形近傍演算, 画像間演算, ヒストグラム(濃度分布, 最大/最小濃度抽出)
色彩	色彩距離分類, 単色変換
制御	ウインドウ, 画面サイズ切換, マスク画像発生, カーソル発生

PE節約方式を用いたシステムの例としては、工業応用小型画像処理装置SBIP (Single Board Image Processor)がある。SBIPの外観を図5. 17に、システム構成と主な仕様を、それぞれ図5. 18と表5. 3に示す。SBIPではISPを4個用いて、3×3の濃淡フィルタリングや、最大32×16までの2値パターンマッチングなどの機能を実現している[15]。




図5. 17 工業応用小型画像処理装置SBIPの外観




図5. 18 工業応用小型画像処理装置SBIPのシステム構成

表5. 3 工業応用小型画像処理装置SBIPの主な仕様

項 目	仕 様
基本機能と性能	<ul style="list-style-type: none"> * 画像入力 * 画像処理 <ul style="list-style-type: none"> ・ 2値パターンマッチング (8×8標準パターンで11ミリ秒) ・ 濃淡パターンマッチング (4×4標準パターンで44ミリ秒) ・ 濃淡フィルタリング (3×3係数行列で33ミリ秒) ・ 特徴積分 (44ミリ秒)、など * 画像表示
プログラム言語	BASIC型画像処理言語
対話処理	<ul style="list-style-type: none"> ・ 画像処理コマンドのダイレクト実行 ・ ライトペンによるメニュー選択実行
画像メモリ	<ul style="list-style-type: none"> ・ 2値画像メモリ(256×256) 1面 ・ 多値画像メモリ(256×256×8ビット) 1面
カメラ	最大 2台 接続可能
I/Oポート	<ul style="list-style-type: none"> ・ シリアル(RS232C) 2ポート ・ パラレル(16ビット) 2ポート
外形寸法	幅400×奥行500×高さ100 mm

5.5 まとめ

画像処理用LSI-ISPを用いることにより、さまざまな画像処理機能をもつシステムを、コンパクトに構築することができる。ここでは、各種のカーネルサイズについての空間積和演算やパターンマッチング、1次微分オペレータ、さらにマルチマスクオペレーションとしてのPrewittテンプレート型オペレータ、などを例にあげて画像処理システムの構築例を示した。

PE増設方式によるシステムの構築例としては、カーネルが 4×4 、 8×8 の空間積和演算、およびカーネルが 8×8 、 16×16 のパターンマッチングをあげた。それぞれ、4個、16個、2個、8個のISPを用いて構築できる。いずれのシステムも、 256×256 画素サイズの画像ならば、 10.9ms でそれぞれの画像演算を実行でき、テレビ画像の実時間処理が可能である。

PE節約方式によるシステムの例としては、カーネルが 4×4 、 8×8 の空間積和演算、およびカーネルが 32×32 のパターンマッチングを例にあげた。それぞれ、1個、4個、8個のISPを用いることによりシステムを構築できる。いずれのシステムも時分割数は4であり、PE増設方式による場合と比較して4倍の処理時間を必要とする。つまり、 256×256 画素サイズの画像ならば、必要な処理時間は 43.7ms である。この場合、テレビ画像の走査速度に追従して、実時間処理することはできない。

1次微分オペレータとしては、二つのオペレータを例にとってシステムの構築例を示した。それぞれ2個のISPを使用している。処理速度は、 256×256 画素サイズの画像で 10.9ms であり、実時間処理も可能である。

マルチマスクオペレーションの例としては、8個の 3×3 マスクデータを用いるPrewittのテンプレート型オペレータを実行するシステムを示した。PE増設方式およびPE節約方式により使用するISP数は、それぞれ3個、2個である。処理速度は、 256×256 画素サイズの画像に対して、それぞれ 87.4ms 、 131.1ms である。

以上のことから、たとえばISPを4個用いる場合、ISPの周辺回路をフレキシブルに作成することにより、PE増設方式で 4×4 空間積和演算と 8×16 パターンマッチング、PE節約方式で 8×8 空間積和演算と 32×16 パターンマッチングなど、種々の画像演算を実行できる、柔軟性のある画像処理システムを構築することも可能である。具体的な例としては、ISPを3個用いて、 3×3 空間積和演算、 8×12 パターンマッチング、色彩距離による分類、などを実現した汎用画像認識解析装置HIDIC-IPや、ISPを4個用いて、 3×3 空間積和演算、 32×16 パターンマッチング、などを実行できる工業用小型画像認識装置SBIP(Single Board Image Processor)などがある。前者はPE増設方式を、後者はPE節約方式を採用している。

5.6 第5章の参考文献

- [1] Fukushima, T., Kobayashi, Y., Hirasawa, K., Bandoh, T., Ejiri, M. and Kuwahara, H. : An Image Signal Processor, IEEE ISSCC Digest of Technical Papers, Vol.26, pp.258~259 (1983).
- [2] 福島 忠、小林芳樹、平沢宏太郎、坂東忠秋、江尻正員：画像処理用LSI-Image Signal Processorのアーキテクチャ、電子通信学会論文誌(C)、Vol. J66-C, No. 12, pp.959~966 (1983).
- [3] 福島 忠、小林芳樹、平沢宏太郎、坂東忠秋、柏岡誠治、加藤 猛：多機能性を実現する画像処理用LSI-ISPのアーキテクチャ、情報処理学会論文誌、Vol. 25, No. 5, pp.728~735 (1984).
- [4] 福島 忠、小林芳樹、平沢宏太郎、坂東忠秋、柏岡誠治、加藤 猛：マルチマスクオペレーションを効率良く実行する画像処理用LSI-ISPのアーキテクチャ、情報処理学会論文誌、Vol. 26, No. 2, pp.239~246 (1985).
- [5] Fukushima, T., Kobayashi, Y., Hirasawa, K., Bandoh, T., Kashioka, S. and Katoh, T. : ISP A Dedicated LSI for Gray Image Local Operations, Proceedings of 7th International Conference on Pattern Recognition, Vol. 1, pp.581~584 (1984).
- [6] Fukushima, T. : Image Signal Processor Computes Fast Enough for Gray-Scale Video, Electronic Design, Vol. 32, No. 20, pp.209~215 (1984).
- [7] Ejiri, M., Uno, T., Yoda, H., Goto, T., and Takeyasu, T. : A Prototype Intelligent Robot That Assembles Objects from Drawings, IEEE Transactions, Vol. C-21, No. 2, p.161 (1972).
- [8] Rosenfeld, A. and Thurston, M. : Visual Texture Analysis 2, University of Maryland Computer Science Center Technical Report 70-129 (1970).
- [9] Prewitt, J. M. S. : Object Enhancement and Extraction, in Picture Processing and Psychopictorics, Academic Press, pp.75~149 (1970).
- [10] 福島 忠、加藤 猛：画像処理用LSI-ISPとその応用、O plus E、No. 5, pp.76~86 (1984).
- [11] 小林芳樹、奥山良幸、福島 忠、平沢宏太郎、加藤 猛、久保 裕：LSI化画像処理用装置の基本アーキテクチャ、情報処理学会第26回全国大会講演論文集、pp.941~942 (1983).
- [12] 秦 清治、中川泰夫、浅野敏郎、福島 忠、加藤 猛：ファクトリーオートメーションにおける画像処理技術の応用、日立評論、Vol. 65, No. 12, pp.39~44 (1983).
- [13] Fukushima, T., Kobayashi, Okuyama, Y., Katoh, T. and Kubo, Y. : High-Speed Image Processing System for Factory Automation, Proceedings of 1984 International Conference on Industrial Electronics, Control and Instrumentation, Vol. 1, pp.444~447 (1984).

- [14]武長 寛、金崎守男、坪井信義、鈴木優人、小林芳樹：超音波センサ併用高速画像処理の検討、電子通信学会技術研究報告PRL 83-84、pp.63~68 (1984).
- [15]加藤寛次、柏岡誠治、植田博唯、江尻正員、福島 忠、大山祐一：工業用小型画像処理装置SBIP、日本ロボット学会学術講演会予講集、pp.263~264 (1984).
- [16]小林芳樹、福島 忠、奥山良幸、加藤 猛、臼井敏雄：汎用画像認識解析装置HIDIC-IPシリーズ、映像情報、Vol. 16, No. 10, pp.19~24 (1984).

第6章 結論

ディジタル画像処理は、近年、電子計算機と半導体技術の進展を背景として、一般産業に幅広く適用されつつある。これまでは、画像の最小構成要素である画素(pixel)のおのにおに、1ビットの情報を与えた2値画像処理が主であったため、形状の識別や位置合せなど、比較的処理の容易な応用に限られていた。しかし、今後は、それぞれの画素に複数ビットの情報を与えた濃淡画像を用いて、目視検査の自動化やX線像の自動診断など、より高度な処理を必要とする分野へのニーズは高まりつつある。一方、一般産業へ適用してゆくためには、画像処理装置そのものが高性能であるとともに、小型でかつ安価でなければならない。そこで、高性能な画像処理用LSI-ISP (Image Signal Processor)を開発した。

画像処理用LSI-ISPは、主に小型・安価の点から局所並列型とし、次の3点を開発目標とした。

- (1) 空間積和演算に代表される局所画像処理を、ビデオレート(167ns/画素)で高速処理できる。
- (2) 任意のおおきさのカーネルの処理が可能である。
- (3) LSIの制御信号を変更することにより、2値画像・濃淡画像の種々の基本演算を実行できる。

上記の方針に基づいて検討した結果、ISPのアーキテクチャを以下のように決定した。

- (1) LSI製造技術上の制限から、並列動作するPE (Processor Element) の数は4個とした。
- (2) ビデオレートでの高速処理を達成するため、内部演算回路をパイプライン化する。
- (3) LSIを多数個を同時に用いる、もしくは、LSI内のPEを時分割に使用することにより、任意サイズのカーネルの処理を実現する。なお、PEを時分割処理する際には、カーネル切り出し用の遅延回路が不必要な画像操作方式—スティック操作方式—を新たに提案した。
- (4) 種々の画像演算を実現するため、PEへのデータ供給を柔軟な構成にした。さらに、それぞれのパイプラインステージの実行機能を独立にし、それらの機能の組合せにより、LSI全体としての実行機能を実現する。これらの制御は、LSI内蔵のプログラマブル制御レジスタの内容により決定される。

本論文では、さらに複数個のマスクデータを用いるマルチマスクオペレーションを効率よく実行できるよう、ISPのアーキテクチャを改善している。アーキテクチャの改善は、マルチマスクオペレーションを実行するとき、画像メモリの参照回数を極力少なくするよう、PEへのデータ供給方式と、マスク演算間の処理方式について検討した。つまり、PEへのデータ供給については、マスクデータの変更をRAMの読み出しアドレスの変更により、また画像データの繰り返し供給を、SRにフィードバック機構を設けることにより実現した。さらに、マスク演算結果間の処理においては、2値の比較回路のほかバイナリカウンタを設けることにより、最大値もしくは最小値の抽出だけでなく、その値を生成したマスクデータの番号をも出力できる。

最後に、画像処理用 L S I - I S P を活用したシステムの構築法について、例を挙げて示した。I S P により、高性能な汎用画像処理システムを、小型でかつ安価に構築することができる。

謝辞

本研究の推進に対しては、(株)日立製作所日立研究所、同中央研究所、同生産技術研究所、同大みか工場、同武蔵工場、日立エンジニアリング(株)、日立マイクロコンピュータ(株)など、多くの事業所や系列会社の多くの人々に、御指導および御助力頂いた。

特に、(株)日立製作所研究開発部長、高砂常義工学博士、同日立研究所長、川本幸雄工学博士と、(株)日立製作所大みか工場副工場長、桑原洋氏には、本研究の機会とその動機づけを、(株)日立製作所日立研究所第8部長、西原元久工学博士と、同第10部長、平沢宏太郎工学博士からは、本研究に対する大局的な御指導を、(株)日立製作所日立研究所主任研究員、坂東忠秋工学博士、および同研究員小林芳樹氏からは、日頃より具体的な御指導を頂いている。さらに、(株)日立製作所中央研究所主管研究員、江尻正員工学博士、同主任研究員、柏岡誠治氏、および(株)日立製作所生産技術研究所主任研究員、秦清治氏には、数々の有意義な御討論を頂いた。

また、京都大学工学部教授、長尾真工学博士には、本報告をまとめる際の御指導を頂いた。

以上の方々に對し、深甚の謝意を表する。